半导体结构及其形成方法与流程

本发明实施例涉及半导体制造领域，尤其涉及一种半导体结构及其形成方法。

背景技术：

1、随着半导体制造技术的飞速发展，半导体器件朝着更高的元件密度，以及更高集成度的方向发展，半导体工艺节点遵循摩尔定律的发展趋势不断减小。晶体管作为最基本的半导体器件目前正被广泛应用，因此随着半导体器件的元件密度和集成度的提高，为了适应工艺节点的减小，不得不断缩小晶体管的尺寸。

2、因此，为了更好的适应器件尺寸按比例缩小的要求，半导体工艺逐渐开始从平面晶体管向具有更高功效的三维立体式的晶体管过渡，如鳍式场效应晶体管(field-effecttransistor，finfet)、全包围栅极(gate-all-around，gaa)晶体管等。其中，全包围栅极晶体管包括垂直全包围栅极晶体管和水平全包围栅极晶体管。全包围栅极晶体管中，栅极从四周包围沟道所在的区域，与平面晶体管相比，全包围栅极晶体管的栅极对沟道的控制能力更强，能够更好的抑制短沟道效应。

3、但是，目前全包围栅极晶体管的形成工艺有待改进。

技术实现思路

1、本发明实施例解决的问题是提供一种半导体结构及其形成方法，改善牺牲层的污染(contamination)问题，提高工艺制程设备的利用率。

2、为解决上述问题，本发明实施例提供一种半导体结构的形成方法，包括：提供衬底，所述衬底包括中心区以及围绕所述中心区的边缘区；在所述衬底上进行一次或多次堆叠处理，形成沟道叠层结构，所述沟道叠层结构包括一个或多个堆叠的沟道叠层，所述堆叠处理的步骤包括：在所述中心区的衬底上形成牺牲层，所述牺牲层暴露所述边缘区；在所述牺牲层的顶部形成沟道层，所述沟道层和牺牲层构成沟道叠层。

3、可选的，在所述中心区的衬底上形成牺牲层的步骤包括：在所述边缘区和中心区的衬底上形成牺牲材料层；形成所述牺牲材料层之后，去除所述边缘区的衬底上的牺牲材料层，所述中心区的剩余牺牲材料层作为牺牲层。

4、可选的，在所述边缘区和中心区的衬底上形成牺牲材料层的工艺包括外延工艺。

5、可选的，去除所述边缘区的衬底上的牺牲材料层的工艺包括湿法刻蚀工艺。

6、可选的，所述湿法刻蚀工艺的参数包括：所述湿法刻蚀工艺所采用的刻蚀溶液包括硝酸和氢氟酸的混合溶液，硝酸和氢氟酸的体积比为100:1至10:1，工艺时间为1分钟至5分钟。

7、可选的，在所述牺牲层的顶部和侧壁形成沟道层的工艺包括外延工艺。

8、可选的，在所述中心区的衬底上形成沟道叠层结构之后，还包括：在所述边缘区的衬底上形成填充层，所述填充层覆盖所述沟道叠层结构的侧壁。

9、可选的，在所述边缘区的衬底上形成填充层的步骤包括：在所述边缘区的衬底上形成填充材料层，所述填充材料层还覆盖在所述中心区的沟道叠层结构的顶部；对所述填充材料层进行平坦化工艺，剩余的所述填充材料层作为填充层。

10、可选的，在所述边缘区的衬底上形成填充材料层的步骤中，所述填充层包括：缓冲层，位于所述边缘区的衬底上，且所述缓冲层覆盖所述沟道叠层结构的侧壁和顶部；停止层，位于所述缓冲层上，所述停止层覆盖所述沟道叠层结构的侧壁和顶部；外侧填充层，位于所述边缘区的停止层上，所述外侧填充层覆盖所述沟道叠层结构的侧壁；以所述停止层的顶面作为停止位置，对所述填充材料层进行平坦化工艺。

11、可选的，所述外侧填充层和缓冲层的材料均包括氧化硅，所述停止层的材料包括氮化硅。

12、本发明实施例还提供一种半导体结构，包括：衬底，所述衬底包括中心区以及围绕所述中心区的边缘区；沟道叠层结构，位于所述中心区的衬底上并暴露所述边缘区，所述沟道叠层结构包括一个或多个堆叠的沟道叠层，每一个所述沟道叠层包括牺牲层以及位于所述牺牲层顶部和侧壁的沟道层。

13、可选的，所述牺牲层的材料包括锗化硅或硅。

14、可选的，所述沟道层的材料包括硅或锗化硅。

15、可选的，所述半导体结构还包括：填充层，位于所述边缘区的衬底上，所述填充层覆盖所述沟道叠层结构的侧壁。

16、可选的，所述填充层的材料包括介电材料。

17、可选的，所述填充层还覆盖所述沟道叠层结构的顶部，且所述填充层的顶面为平面。

18、可选的，所述填充层包括：缓冲层，位于所述边缘区的衬底上，所述缓冲层覆盖所述沟道叠层结构的侧壁和顶部；停止层，位于所述缓冲层上，所述停止层覆盖所述沟道叠层结构的侧壁和顶部；外侧填充层，位于所述边缘区的停止层上，所述外侧填充层覆盖所述沟道叠层结构的侧壁。

19、可选的，所述外侧填充层和缓冲层的材料均包括氧化硅，所述停止层的材料包括氮化硅。

20、可选的，所述边缘区的宽度为2毫米至3毫米。

21、与现有技术相比，本发明实施例的技术方案具有以下优点：

22、本发明实施例提供一种半导体结构的形成方法中，提供衬底，所述衬底包括中心区以及围绕所述中心区的边缘区；在衬底上进行一次或多次堆叠处理，形成沟道叠层结构，所述沟道叠层结构包括一个或多个堆叠的沟道叠层，所述堆叠处理的步骤包括：在所述中心区的衬底上形成牺牲层，所述牺牲层暴露所述边缘区；在所述牺牲层的顶部形成沟道层，所述沟道层和牺牲层构成沟道叠层。本实施例中，在堆叠处理中，在形成沟道层之前，先形成暴露边缘区的牺牲层，降低或避免同一沟道叠层中的沟道层对实现牺牲层暴露边缘区的影响，且沟道叠层中的牺牲层位于中心区的衬底上，因此，在后续工艺制程中，改善了衬底边缘处的牺牲层易被暴露的问题，降低了后续工艺中所述牺牲层污染处理腔体的风险，从而能够使得不同制程混合使用处理腔体，进而提高工艺制程设备的共享利用率。

23、本发明实施例提供一种半导体结构中，衬底包括中心区以及围绕所述中心区的边缘区；沟道叠层结构，位于所述中心区的衬底上并暴露所述边缘区，所述沟道叠层结构包括一个或多个堆叠的沟道叠层，每一个所述沟道叠层包括牺牲层以及位于所述牺牲层的顶部的沟道层。本实施例中，沟道叠层结构中的牺牲层位于中心区的衬底上，因此，改善了衬底边缘处的牺牲层易被暴露的问题，降低了后续工艺中所述牺牲层污染处理腔体的风险，从而能够使得不同制程混合使用处理腔体，进而提高工艺制程设备的共享利用率。

1.一种半导体结构的形成方法，其特征在于，包括：

2.如权利要求1所述的半导体结构的形成方法，其特征在于，在所述中心区的衬底上形成牺牲层的步骤包括：在所述边缘区和中心区的衬底上形成牺牲材料层；形成所述牺牲材料层之后，去除所述边缘区的衬底上的牺牲材料层，所述中心区的剩余牺牲材料层作为牺牲层。

3.如权利要求2所述的半导体结构的形成方法，其特征在于，在所述边缘区和中心区的衬底上形成牺牲材料层的工艺包括外延工艺。

4.如权利要求2所述的半导体结构的形成方法，其特征在于，去除所述边缘区的衬底上的牺牲材料层的工艺包括湿法刻蚀工艺。

5.如权利要求4所述的半导体结构的形成方法，其特征在于，所述湿法刻蚀工艺的参数包括：所述湿法刻蚀工艺所采用的刻蚀溶液包括硝酸和氢氟酸的混合溶液，硝酸和氢氟酸的体积比为100:1至10:1，工艺时间为1分钟至5分钟。

6.如权利要求1所述的半导体结构的形成方法，其特征在于，在所述牺牲层的顶部和侧壁形成沟道层的工艺包括外延工艺。

7.如权利要求1所述的半导体结构的形成方法，其特征在于，在所述中心区的衬底上形成沟道叠层结构之后，还包括：在所述边缘区的衬底上形成填充层，所述填充层覆盖所述沟道叠层结构的侧壁。

8.如权利要求7所述的半导体结构的形成方法，其特征在于，在所述边缘区的衬底上形成填充层的步骤包括：在所述边缘区的衬底上形成填充材料层，所述填充材料层还覆盖在所述中心区的沟道叠层结构的顶部；

9.如权利要求8所述的半导体结构的形成方法，其特征在于，在所述边缘区的衬底上形成填充材料层的步骤中，所述填充层包括：缓冲层，位于所述边缘区的衬底上，且所述缓冲层覆盖所述沟道叠层结构的侧壁和顶部；停止层，位于所述缓冲层上，所述停止层覆盖所述沟道叠层结构的侧壁和顶部；外侧填充层，位于所述边缘区的停止层上，所述外侧填充层覆盖所述沟道叠层结构的侧壁；

10.如权利要求9所述的半导体结构的形成方法，其特征在于，所述外侧填充层和缓冲层的材料均包括氧化硅，所述停止层的材料包括氮化硅。

11.一种半导体结构，其特征在于，包括：

12.如权利要求11所述的半导体结构，其特征在于，所述牺牲层的材料包括锗化硅或硅。

13.如权利要求11所述的半导体结构，其特征在于，所述沟道层的材料包括硅或锗化硅。

14.如权利要求11所述的半导体结构，其特征在于，所述半导体结构还包括：填充层，位于所述边缘区的衬底上，所述填充层覆盖所述沟道叠层结构的侧壁。

15.如权利要求14所述的半导体结构，其特征在于，所述填充层的材料包括介电材料。

16.如权利要求14所述的半导体结构，其特征在于，所述填充层还覆盖所述沟道叠层结构的顶部，且所述填充层的顶面为平面。

17.如权利要求16所述的半导体结构，其特征在于，所述填充层包括：缓冲层，位于所述边缘区的衬底上，所述缓冲层覆盖所述沟道叠层结构的侧壁和顶部；停止层，位于所述缓冲层上，所述停止层覆盖所述沟道叠层结构的侧壁和顶部；外侧填充层，位于所述边缘区的停止层上，所述外侧填充层覆盖所述沟道叠层结构的侧壁。

18.如权利要求17所述的半导体结构，其特征在于，所述外侧填充层和缓冲层的材料均包括氧化硅，所述停止层的材料包括氮化硅。

19.如权利要求11所述的半导体结构，其特征在于，所述边缘区的宽度为2毫米至3毫米。