半导体器件及其制备方法、掩膜版组、存储系统与流程

本申请实施方式涉及半导体，尤其涉及半导体器件及其制备方法、掩膜版组、存储系统。

背景技术：

1、半导体器件是现代信息技术中用于保存信息的记忆设备，其主要功能是存储程序和各种数据，并能在计算机运行过程中高速、自动地完成程序或数据的存取。随着大数据、人工智能及高性能计算等应用的迅猛发展，存储器的存储密度、带宽及功耗等性能要求不断提升，传统二维平面集成方式在面积、互连延迟及功耗等方面的瓶颈日益凸显，促使半导体产业加速向三维集成方向演进。

2、三维集成技术通过将多层芯片或晶圆进行垂直堆叠与互连，能够在有限空间内显著提升系统集成度与数据传输速率，成为后摩尔时代延续半导体器件性能迭代的核心技术路径。其中，晶圆对晶圆（wafer on wafer，wow）键合技术与芯片到晶圆（die on wafer，dow）键合技术为两条主流技术路线。wow键合技术可以实现多个晶圆的堆叠，利用分子间键合力与退火工艺实现晶圆之间的高密度三维互连，具有生产效率高、互连寄生低的优势。而dow键合技术则将晶圆先切割为单个芯片，再将芯片键合至目标晶圆上。

技术实现思路

1、本申请实施方式提供了一种半导体器件及其制备方法、掩膜版组、存储系统。

2、本申请第一方面提供了一种半导体器件，该半导体器件包括芯片结构、第一切割道和第二切割道，多个芯片结构在与第一方向相交的方向上间隔分布，第一切割道沿与第一方向相交的方向围绕芯片结构，第二切割道位于相邻的芯片结构之间，并位于第一切割道背离芯片结构的一侧，第二切割道与第一切割道的材料和/或结构不同。

3、在一些实施方式中，第一切割道包括辅助结构，辅助结构包括对准标记和/或测试结构，第二切割道包括金属结构，金属结构与辅助结构的结构不同。

4、在一些实施方式中，金属结构与辅助结构的形貌、分布密度和尺寸中的至少一个不同。

5、在一些实施方式中，金属结构与辅助结构同层设置，金属结构的材料与辅助结构的材料相同。

6、在一些实施方式中，第一切割道的材料包括金属材料，第二切割道的材料为介质材料。

7、在一些实施方式中，第二切割道的材料为透光材料。

8、在一些实施方式中，第二切割道沿与第一方向相交的方向围绕第一切割道。

9、在一些实施方式中，第二切割道包括多个第一子切割道和多个第二子切割道，多个第一子切割道在第二方向上间隔分布并均沿第三方向延伸，多个第二子切割道位于相邻的第一子切割道之间并在第三方向上间隔分布，芯片结构在第二方向上位于相邻的第一子切割道之间，并在第三方向上位于相邻的第二子切割道之间，第一方向、第二方向和第三方向两两相交

10、在一些实施方式中，与芯片结构相邻的两个第一子切割道在第二方向上关于芯片结构对称，与芯片结构相邻的两个第二子切割道在第三方向上关于芯片结构对称。

11、本申请第二方面提供了一种掩膜版组，该掩膜版组包括第一掩膜版，第一掩膜版包括第一基板，第一基板包括芯片区、第一切割道区和第二切割道区，多个芯片区沿与第一方向相交的方向间隔分布，第一切割道区沿与第一方向相交的方向围绕芯片区，第二切割道区位于相邻的芯片区之间，并位于第一切割道区背离芯片区的一侧，第一切割道区具有第一图案，芯片区具有第二图案，第一图案和第二图案的透光属性均与第二切割道区的透光属性相反。

12、在一些实施方式中，第二切割道区沿与第一方向相交的方向围绕第一切割道区。

13、在一些实施方式中，掩膜版组还包括第二掩膜版，第二掩膜版包括第二基板，第二基板包括第一区域和第二区域，第一区域与芯片区和第一切割道区对应，第二区域与第二切割道区对应，第一区域的透光属性与第二切割道区的透光属性相同，第二区域的至少部分区域的透光属性与第一图案和第二图案的透光属性相同。

14、在一些实施方式中，第二区域具有第三图案，第三图案的透光属性与第一图案和第二图案的透光属性相同。

15、在一些实施方式中，第二区域的全部区域的透光属性与第一图案和第二图案的透光属性相同。

16、本申请第三方面提供了一种半导体器件的制备方法，该制备方法包括：提供衬底；以及在衬底沿第一方向的一侧形成芯片结构、第一切割道和第二切割道，其中，多个芯片结构在与第一方向相交的方向上间隔分布，第一切割道沿与第一方向相交的方向围绕芯片结构，第二切割道位于相邻的芯片结构之间，并位于第一切割道背离芯片结构的一侧；其中，第二切割道与第一切割道的材料和/或结构不同。

17、在一些实施方式中，在衬底沿第一方向的一侧形成芯片结构、第一切割道和第二切割道包括：在衬底沿第一方向的一侧形成材料层；在材料层背离衬底的一侧形成光刻胶层；采用第一掩膜版对光刻胶层进行图案化；以及 通过图案化的光刻胶层刻蚀材料层，其中，芯片结构、第一切割道和/或第二切割道包括剩余的材料层的一部分；其中，第一掩膜版包括第一基板，第一基板包括芯片区、第一切割道区和第二切割道区，多个芯片区沿与第一方向相交的方向间隔分布，第一切割道区沿与第一方向相交的方向围绕芯片区，第二切割道区位于相邻的芯片区之间，并位于第一切割道区背离芯片区的一侧；其中，第一切割道区具有第一图案，芯片区具有第二图案，第一图案和第二图案的透光属性均与第二切割道区的透光属性相反。

18、在一些实施方式中，第二切割道区沿与第一方向相交的方向围绕第一切割道区。

19、在一些实施方式中，在衬底沿第一方向的一侧形成芯片结构、第一切割道和第二切割道还包括：采用第一掩膜版对光刻胶层进行图案化以后，采用第二掩膜版对光刻胶层再次进行图案化；其中，第二掩膜版包括第二基板，第二基板包括第一区域和第二区域，第一区域与芯片区和第一切割道区对应，第二区域与第二切割道区对应；其中，第一区域的透光属性与第二切割道区的透光属性相同，第二区域的至少部分区域的透光属性与第一图案和第二图案的透光属性相同。

20、在一些实施方式中，第二区域具有第三图案，第三图案的透光属性与第一图案和第二图案的透光属性相同。

21、在一些实施方式中，第二区域的全部区域的透光属性与第一图案和第二图案的透光属性相同。

22、本申请第四方面提供了一种存储系统，存储系统包括控制器及本申请第一方面的半导体器件，控制器耦合至半导体器件，且用于控制半导体器件存储数据。

23、应当理解，本部分所描述的内容并非旨在标识本申请的实施例的关键或重要特征，也不用于限制本申请的范围。本申请的其它特征将通过以下的说明书而变得容易理解。

1.一种半导体器件，包括：

2.根据权利要求1所述的半导体器件，其中，所述第一切割道包括辅助结构，所述辅助结构包括对准标记和/或测试结构，所述第二切割道包括金属结构，所述金属结构与所述辅助结构的结构不同。

3.根据权利要求2所述的半导体器件，其中，所述金属结构与所述辅助结构的形貌、分布密度和尺寸中的至少一个不同。

4.根据权利要求2所述的半导体器件，其中，所述金属结构与所述辅助结构同层设置，所述金属结构的材料与所述辅助结构的材料相同。

5.根据权利要求1所述的半导体器件，其中，所述第一切割道的材料包括金属材料，所述第二切割道的材料为介质材料。

6.根据权利要求5所述的半导体器件，其中，所述第二切割道的材料为透光材料。

7.根据权利要求1所述的半导体器件，其中，所述第二切割道沿与所述第一方向相交的方向围绕所述第一切割道。

8.根据权利要求7所述的半导体器件，其中，所述第二切割道包括：

9.根据权利要求8所述的半导体器件，其中，与所述芯片结构相邻的两个所述第一子切割道在所述第二方向上关于所述芯片结构对称，与所述芯片结构相邻的两个所述第二子切割道在所述第三方向上关于所述芯片结构对称。

10.一种掩膜版组，包括：

11.根据权利要求10所述的掩膜版组，其中，所述第二切割道区沿与所述第一方向相交的方向围绕所述第一切割道区。

12.根据权利要求10所述的掩膜版组，其中，所述掩膜版组还包括：

13.根据权利要求12所述的掩膜版组，其中，所述第二区域具有第三图案，所述第三图案的透光属性与所述第一图案和所述第二图案的透光属性相同。

14.根据权利要求12所述的掩膜版组，其中，所述第二区域的全部区域的透光属性与所述第一图案和所述第二图案的透光属性相同。

15.一种半导体器件的制备方法，包括：

16.根据权利要求15所述的半导体器件的制备方法，其中，在所述衬底沿第一方向的一侧形成芯片结构、第一切割道和第二切割道包括：

17.根据权利要求16所述的半导体器件的制备方法，其中，所述第二切割道区沿与所述第一方向相交的方向围绕所述第一切割道区。

18.根据权利要求16所述的半导体器件的制备方法，其中，采用第一掩膜版对所述光刻胶层进行图案化以后，在所述衬底沿第一方向的一侧形成芯片结构、第一切割道和第二切割道还包括：

19.根据权利要求18所述的半导体器件的制备方法，其中，所述第二区域具有第三图案，所述第三图案的透光属性与所述第一图案和所述第二图案的透光属性相同。

20.根据权利要求18所述的半导体器件的制备方法，其中，所述第二区域的全部区域的透光属性与所述第一图案和所述第二图案的透光属性相同。

21.一种存储系统，其特征在于，所述存储系统包括控制器及权利要求1至9中任一项所述的半导体器件，所述控制器耦合至所述半导体器件，且用于控制所述半导体器件存储数据。