无电容器半导体存储器件的制作方法

本公开涉及无电容器半导体存储器件。

背景技术：

1、半导体存储器件具有用于存储数据的元件。随着半导体存储器件集成度的提高，用于存储数据的电容器的体积比例也随之显著增加。因此，无电容器半导体存储器件被提出。

技术实现思路

1、本公开的实施例提供了一种具有石墨烯层的无电容器半导体存储器件。

2、根据本公开的一个实施例，无电容器半导体存储器件包括：底层；设置在底层之上的下绝缘层；设置在下绝缘层之上的写入晶体管；设置在写入晶体管之上的读取晶体管；以及设置在读取晶体管之上的上绝缘层。写入晶体管包括写入源电极；设置在写入源电极之上的写入沟道层；设置成环绕写入沟道层的侧表面的写入栅极介电层；设置成环绕写入栅极介电层的侧表面的写入栅电极；设置在写入沟道层之上的写入漏电极；以及设置在写入漏电极之上的写入漏电极上阻挡层。写入漏电极上阻挡层包括碳层。

3、根据本公开的一个实施例，无电容器半导体存储器件包括：下绝缘层；设置在下绝缘层之上的写入晶体管；设置在写入晶体管之上的读取晶体管；以及设置在读取晶体管之上的上绝缘层。读取晶体管包括设置在写入晶体管的写入沟道层之上的读取栅电极；设置在读取栅电极之上的读取栅电极上阻挡层，读取栅电极上阻挡层包括石墨烯层；设置在读取栅电极上阻挡层之上的读取栅极介电层；设置在读取栅极介电层之上的读取沟道层；设置成与读取沟道层的第一侧表面相邻的读取源电极；以及设置成与读取沟道层的第二侧表面相邻的读取漏电极。

4、根据本公开的一个实施例，无电容器半导体存储器件包括：外围电路层，其包括晶体管、垂直接触插塞和水平互连件，它们设置在衬底之上；以及设置在外围电路层之上的存储单元层，存储单元层包括其中布置有多个存储单元的至少一个存储单元层。每个存储单元包括下绝缘层；设置在下绝缘层之上的写入晶体管；设置在写入晶体管之上的读取晶体管；以及设置在读取晶体管之上的上绝缘层。写入晶体管包括设置在下绝缘层之上的写入源电极；设置在写入源电极之上的写入沟道层；设置成环绕写入源电极的侧表面的写入栅极介电层；设置成环绕栅极介电层的侧表面的写入栅电极；设置在写入沟道层之上的写入漏电极；以及设置在写入沟道层与写入漏电极之间或者设置在写入漏电极与读取晶体管之间的石墨烯层。

5、通过结合附图的以下详细描述，本公开的实施例的这些和其他特征和优点对于本领域技术人员来说将变得显而易见。

1.一种无电容器半导体存储器件，包括：

2.根据权利要求1所述的无电容器半导体存储器件，其中，所述碳层包括多个石墨烯层。

3.根据权利要求2所述的无电容器半导体存储器件，其中，所述多个石墨烯层以一定偏移量堆叠。

4.根据权利要求1所述的无电容器半导体存储器件，还包括：设置在所述写入沟道层与所述写入漏电极之间的写入漏电极下阻挡层。

5.根据权利要求1所述的无电容器半导体存储器件，还包括：设置在所述写入源电极与所述写入沟道层之间的写入源电极阻挡层。

6.根据权利要求1所述的无电容器半导体存储器件，还包括：设置在所述写入栅极介电层与所述写入栅电极之间的写入栅电极阻挡层。

7.根据权利要求1所述的无电容器半导体存储器件，其中，所述读取晶体管包括：

8.根据权利要求7所述的无电容器半导体存储器件，还包括：设置在所述读取沟道层与所述读取源电极之间的读取源电极阻挡层。

9.根据权利要求7所述的无电容器半导体存储器件，还包括：设置在所述读取沟道层与所述读取漏电极之间的读取漏电极阻挡层。

10.根据权利要求1所述的无电容器半导体存储器件，

11.根据权利要求10所述的无电容器半导体存储器件，其中，所述第二下绝缘层包括金属氧化物层，所述金属氧化物层包括铝、铪、锆、锌、钛或钼中的至少一种。

12.根据权利要求1所述的无电容器半导体存储器件，

13.根据权利要求12所述的无电容器半导体存储器件，其中，所述第一上绝缘层包括金属氧化物层，所述金属氧化物层包括铝、铪、锆、锌、钛或钼中的至少一种。

14.根据权利要求1所述的无电容器半导体存储器件，其中，所述写入源电极是设置成在第一水平方向上延伸的写入位线的一部分。

15.根据权利要求14所述的无电容器半导体存储器件，其中，所述写入栅电极是设置成沿与所述第一水平方向垂直的第二水平方向延伸的写入字线的一部分。

16.根据权利要求14所述的无电容器半导体存储器件，

17.根据权利要求1所述的无电容器半导体存储器件，

18.根据权利要求1所述的无电容器半导体存储器件，

19.一种无电容器半导体存储器件，包括：

20.一种无电容器半导体存储器件，包括：