栅极驱动电路、驱动芯片、功率变换器及供电设备的制作方法

本公开涉及集成电路，尤其涉及一种栅极驱动电路、驱动芯片、功率变换器及供电设备。

背景技术：

1、传统的功率管驱动电路不会特意对输出电压信号的脉宽进行控制，输出电压信号的脉宽一般等于输入电压信号的脉宽。当输入电压信号脉宽较大或者负载电容较小时，输出电压信号一般可以快速跟随输入电压信号，从而实现完全关断；但是当输入电压信号脉宽较小或者负载电容很大时，输出电压信号的下降过程会比较慢，从而可能会出现输出电压信号还没有下降到0v时（即未完全关断)，输入电压信号又再次变成高电平，这时输出端口在未完全关断时又变成开通状态，从而导致输出端口的电流出现极大的di/dt；又由于引线寄生电感的存在，该di/dt会在输出端口诱发出很大的振荡电压，从而使驱动芯片以及被驱动的功率器件面临过压损伤的风险。

2、传统上，要实现完全关断，通常会根据负载电容的大小来设置输入电压信号的最小脉宽，但负载电容的容值会存在一定的变化，同时温度、芯片工艺也会影响驱动芯片的输出电流，因此需要对输入电压信号的最小脉宽留有足够的余量，但这样就会影响输入电压信号的最高频率；而且针对不同的负载电容来设置最小脉宽，也增加了系统设计的复杂度。

技术实现思路

1、有鉴于此，本公开提出了一种栅极驱动电路，所述栅极驱动电路包括第一晶体管、第二晶体管、与非逻辑电路、电平转换器及控制电路，其中，

2、所述第一晶体管的源极用于接入电源电压，

3、所述第一晶体管的栅极连接于所述电平转换器的输出端，

4、所述第一晶体管的漏极、所述第二晶体管的漏极相连作为所述栅极驱动电路的输出端，所述栅极驱动电路的输出端产生输出电压信号，

5、所述与非逻辑电路的输出端连接于所述电平转换器的输入端及所述第二晶体管的栅极，所述第二晶体管的源极接地，

6、所述电平转换器用于将所述与非逻辑电路的输出信号的基准电位转换为目标电位，

7、所述控制电路的第一输入端及所述与非逻辑电路的第一输入端均用于接收输入电压信号，所述控制电路的第二输入端连接于所述栅极驱动电路的输出端，所述控制电路的输出端连接于所述与非逻辑电路的第二输入端，其中，所述控制电路用于：

8、当输入电压信号从高电平跳变为低电平时，输出第一控制信号，在所述第一控制信号有效期间，所述输出电压信号的电位逐渐降低；

9、当所述输出电压信号的电位下降到预设电压时，输出第二控制信号，所述第一控制信号与所述第二控制信号的极性相反。

10、在一种可能的实现方式中，所述控制电路包括电压检测及比较电路、或逻辑电路、或非逻辑电路、脉冲产生电路、rs触发器，其中，

11、所述电压检测及比较电路的输入端作为所述控制电路的第二输入端，所述电压检测及比较电路用于检测所述输出电压信号，并与比较阈值电压进行比较，输出比较结果信号，

12、所述电压检测及比较电路的输出端连接于所述或逻辑电路的第一输入端，

13、所述或逻辑电路的第二输入端连接于所述或非逻辑电路的第二输入端、所述rs触发器的置位端、所述脉冲产生电路的输出端，

14、所述或逻辑电路的输出端连接于所述或非逻辑电路的第一输入端，

15、所述或非逻辑电路的输出端连接于所述rs触发器的复位端，

16、所述rs触发器的反码输出端作为控制电路的输出端，

17、所述脉冲产生电路的输入端作为所述控制电路的第一输入端，所述脉冲产生电路用于在所述输入电压信号从高电平变为低电平的情况下输出脉冲信号。

18、在一种可能的实现方式中，所述电压检测及比较电路包括第三晶体管、比较器，

19、所述第三晶体管的漏极作为所述电压检测及比较电路的输入端，

20、所述第三晶体管的栅极用于接收预设偏置电压，

21、所述第三晶体管的源极连接于所述比较器的正输入端，

22、所述比较器的负输入端接收比较阈值电压，

23、所述比较器的输出端作为所述电压检测及比较电路的输出端。

24、在一种可能的实现方式中，所述控制电路还包括滤波电路，所述滤波电路设置在所述或逻辑电路的输出端与或非逻辑电路的第一输入端之间，所述滤波电路用于对所述或逻辑电路输出的信号进行滤波。

25、在一种可能的实现方式中，所述第一晶体管为pmos晶体管，所述第二晶体管及所述第三晶体管均为nmos晶体管。

26、在一种可能的实现方式中，所述脉冲信号为单脉冲。

27、在一种可能的实现方式中，所述电平转换器包括电平移位电路，所述目标电位与所述电源电压相关。

28、根据本公开的另一方面，提供了一种驱动芯片，所述芯片包括所述的栅极驱动电路。

29、根据本公开的另一方面，提供了一种功率变换器，所述功率变换器包括所述的驱动芯片。

30、根据本公开的另一方面，提供了一种供电设备，所述供电设备包括所述的功率变换器。

31、本公开实施例的栅极驱动电路通过设置控制电路20根据输入电压信号和/或输出电压信号产生与非逻辑电路第二输入端的输入电压信号，控制与非逻辑电路的输出，从而对输出电压信号的电位进行控制，能够在输入电压信号从高电平跳变为低电平时，输出第一控制信号，在所述第一控制信号有效期间，所述输出电压信号的电位逐渐降低，直到输出电压信号的电位下降至预设电位，本公开实施例无需限定输入电压信号的最小脉宽，无需考虑负载电容的大小，相较于相关技术简化了系统设计，具有较高的灵活性、适应性，并且，因为无需如同相关技术限定最小脉宽，因此能够提高输入电压信号的信号频率。

32、根据下面参考附图对示例性实施例的详细说明，本公开的其它特征及方面将变得清楚。

1.一种栅极驱动电路，其特征在于，所述栅极驱动电路包括第一晶体管、第二晶体管、与非逻辑电路、电平转换器及控制电路，其中，

2.根据权利要求1所述的栅极驱动电路，其特征在于，所述控制电路包括电压检测及比较电路、或逻辑电路、或非逻辑电路、脉冲产生电路、rs触发器，其中，

3.根据权利要求2所述的栅极驱动电路，其特征在于，所述电压检测及比较电路包括第三晶体管、比较器，

4.根据权利要求2或3所述的栅极驱动电路，其特征在于，所述控制电路还包括滤波电路，所述滤波电路设置在所述或逻辑电路的输出端与或非逻辑电路的第一输入端之间，所述滤波电路用于对所述或逻辑电路输出的信号进行滤波。

5.根据权利要求3所述的栅极驱动电路，其特征在于，所述第一晶体管为pmos晶体管，所述第二晶体管及所述第三晶体管均为nmos晶体管。

6.根据权利要求2所述的栅极驱动电路，其特征在于，所述脉冲信号为单脉冲。

7.根据权利要求1所述的栅极驱动电路，其特征在于，所述电平转换器包括电平移位电路，所述目标电位与所述电源电压相关。

8.一种驱动芯片，其特征在于，所述芯片包括如权利要求1-7任一项所述的栅极驱动电路。

9.一种功率变换器，其特征在于，所述功率变换器包括如权利要求8所述的驱动芯片。

10.一种供电设备，其特征在于，所述供电设备包括如权利要求9所述的功率变换器。