一种基于电流源工作区切换的抗干扰栅极驱动电路的制作方法

本发明属于栅极驱动电路，特别涉及一种基于电流源工作区切换的抗干扰栅极驱动电路。

背景技术：

1、在功率半导体栅极驱动控制领域，当前亟待解决的核心问题主要集中在抗干扰能力、效率优化、可靠性提升及高频适应性四个方面。例如由寄生电容带来的共模瞬态抗干扰问题，mosfet在开关时，寄生电容cgd将漏极电压的突变耦合至栅极，导致误触发或栅极电压过冲。并且寄生电容还会引发开关损耗的问题，例如gan器件开关频率达mhz级别，传统驱动电路因寄生电感或者寄生电容导致充放电延迟，增加开关损耗。

2、针对上述寄生电容带来的问题，传统的解决办法有以下两种。

3、第一种：传统米勒钳位电路需额外检测与控制，增加成本与复杂度。

4、第二种：selvcd技术通过可编程电流源动态调整驱动速度，但需外部控制逻辑；

5、上述两种解决方法存在需要额外检测与隔离电路，且在高频状态损耗较大的缺陷。

技术实现思路

1、鉴于上述问题，本发明提出了一种基于电流源工作区切换的抗干扰栅极驱动电路。该电路通过栅极电压控制辅助管的工作状态，在米勒平台期保持高阻抗，阻断耦合路径，无需外部检测电路，并且在米勒平台后直连电源或者地，消除尾段延迟，适合高频场景。

2、本技术实施例提供一种基于电流源工作区切换的抗干扰栅极驱动电路，包括：

3、逻辑处理电路、预驱电路、电流偏置电路和控制模块；

4、所述逻辑处理电路的输入端作为驱动电路的输入端接入输入信号，所述逻辑处理电路用于将输入信号调制成标准的控制信号，逻辑处理电路的输出端与所述预驱电路的第一输入端连接；

5、所述预驱电路的第二输入端与所述电流偏置电路的输出端连接，所述预驱电路用于根据控制信号和电源信号产生驱动信号；

6、所述电流偏置电路用于产生标准的电流源供给预驱电路，所述控制模块用于控制输出信号的输出，所述控制模块的输出端作为驱动电路的输出端。

7、优选的，所述预驱电路，包括：

8、低边预驱电路，所述低边预驱电路包括：第三nmos管、第四nmos管和第五nmos管；

9、所述第三nmos管的漏极与栅极连接，且漏极通过第一开关连接第一电流源，所述第一电流源连接低边高电平；

10、所述第三nmos管的源极与所述第四nmos管的漏极连接，第四nmos管的源极连接低边低电平；

11、所述第五nmos管的漏极与栅极连接，且漏极通过第二开关连接第二电流源，所述第二电流源连接低边高电平，所述第五nmos管的源极连接低边低电平。

12、优选的，所述低边预驱电路，还包括：

13、第六nmos管、第七pmos管和第八pmos管；

14、所述第八pmos管的源极连接低边高电平，第八pmos管的漏极连接第七pmos管的源极；

15、所述第七pmos管的栅极与漏极连接，且第七pmos管的漏极连接第六nmos管的漏极；

16、第六nmos管的栅极连接第五nmos管的栅极，第六nmos管的源极连接低边低电平。

17、优选的，所述低边预驱电路，还包括：

18、第九pmos管和第十nmos管；

19、所述第九pmos管的源极连接低边高电平，第九pmos管的栅极连接所述第七pmos管的栅极；

20、所述第九pmos管的漏极连接第十nmos管的漏极，第十nmos管的栅极连接第三nmos管的栅极；

21、第九pmos管的漏极与第十nmos管的漏极之间引出端子连接第八pmos管的栅极；

22、第九pmos管的漏极与第十nmos管的漏极之间引出端子连接第四nmos管的栅极。

23、优选的，所述控制模块，包括：

24、第一晶体管，所述第一晶体管的漏极作为驱动电路的输出端，

25、所述第一晶体管的栅极连接第九pmos管的漏极与第十nmos管的漏极之间引出端子；

26、第一晶体管的源极连接低边低电平。

27、优选的，所述预驱电路，包括：

28、高边预驱电路，所述高边预驱电路包括：第十三nmos管、第十四nmos管和第十五nmos管；

29、所述第十三nmos管的漏极与栅极连接，且漏极通过第三开关连接第三电流源，所述第三电流源连接高边高电平；

30、所述第十三nmos管的源极与所述第十四nmos管的漏极连接，第十四nmos管的源极连接高边低电平；

31、所述第十五nmos管的漏极与栅极连接，且漏极通过第四开关连接第四电流源，所述第四电流源连接高边高电平，所述第十五nmos管的源极连接高边低电平。

32、优选的，所述高边预驱电路，还包括：

33、第十六nmos管、第十七pmos管和第十八pmos管；

34、所述第十八pmos管的源极连接高边高电平，第十八pmos管的漏极连接第十七pmos管的源极；

35、所述第十七pmos管的栅极与漏极连接，且第十七pmos管的漏极连接第十六nmos管的漏极；

36、第十六nmos管的栅极连接第十五nmos管的栅极，第十六nmos管的源极连接高边低电平。

37、优选的，所述高边预驱电路，还包括：

38、第十九pmos管和第二十nmos管；

39、所述第十九pmos管的源极连接高边高电平，第十九pmos管的栅极连接所述第十七pmos管的栅极；

40、所述第十九pmos管的漏极连接第二十nmos管的漏极，第二十nmos管的栅极连接第十三nmos管的栅极；

41、第十九pmos管的漏极与第二十nmos管的漏极之间引出端子连接第十八pmos管的栅极；

42、第十九pmos管的漏极与第二十nmos管的漏极之间引出端子连接第十四nmos管的栅极。

43、优选的，所述控制模块，包括：

44、第二晶体管，所述第二晶体管的漏极作为驱动电路的输出端，

45、所述第二晶体管的栅极连接第十九pmos管的漏极与第二十nmos管的漏极之间引出端子；

46、第二晶体管的源极连接高边高电平。

47、本发明的有益效果：本公开中通过逻辑处理电路101，第一开关s1与第二开关s2状态交换，初始阶段的第十pmos管210处于饱和区，以恒定的速度对寄生电容cgs放电，vd-210开始线性降低。在经历米勒平台后，随着vd-210被逐渐拉低，当第四nmos管204也会逐渐关闭。第一电流源201，第三nmos管203，第四nmos管204所在支路通过的电流最终趋近于0。vg-210会直接被硬拉到lspd_h，那么第十pmos管210会完全打开，进入线性区后，同样是由于晶体管两端电阻较小，放电电流增大，加速vd-210下拉到lspd_l。

48、由此可知，vd-210的变化实现对第四nmos管204与第八pmos管208工作区的切换，最终通过因果链实现对第十pmos管210与第九pmos管209工作区的切换，实现动态电阻效果，加快尾端过渡，降低开关损耗。