电路板和包括该电路板的半导体封装的制作方法

根据本发明的实施例涉及一种电路板和半导体封装。

背景技术：

1、随着电气/电子产品变得越来越高性能，提出和研究用于将大量封装附接到有限尺寸的基板的技术。然而，由于典型的封装基本上基于安装单个半导体芯片，因此在获得期望的性能方面存在限制。

2、典型的电路板或封装基板具有这样的形式，其中其上设置有处理器芯片的处理器封装和其上附接有存储器芯片的存储器封装被连接为一体。这种封装基板的优点在于，通过将处理器芯片和存储器芯片制造为一个集成封装，芯片的安装面积减小，并且通过短路径能够实现高速信号处理。由于这些优点，这种封装基板广泛应用于移动装置等。

3、另一方面，近年来，由于诸如移动装置的电子设备的更高规格和高带宽存储器（hbm：high bandwidth memory）的采用，封装的尺寸已经增加。此外，随着应用处理器所需的功能增加，需要一种能够将这些功能按功能单独配置为单独的处理器芯片并安装这些处理器芯片的电路板。在这种情况下，即使当应用处理器按功能分成两个处理器芯片时，每个处理器芯片中设置的端子（输入/输出）的数量也在增加。

4、此外，随着由于诸如5g、物联网（iot）、图像质量提高和通信速度提高等最近趋势使得电源线和信号线的数量增加，处理器芯片的端子数量也逐渐增加。因此，电路板的面积和厚度以及电路图案的密度也在增加。当电路板的面积和厚度增加时，出现诸如产品小型化困难、诸如电路板的翘曲的可靠性问题以及产品价格增加的问题。因此，不是增加电路板的面积和厚度，而是增加电路图案的密度在产品价格、可靠性（诸如使翘曲最小化）和产品小型化方面更有利。因此，需要电路图案和过孔电极的小型化。

5、此外，为了在诸如中介层的基板上连接裸片而不嵌入桥接基板等，精细图案的形成是必要的。这里，当形成精细图案时，根据线宽和纵横比，存在电极部等的可靠性降低或制造变得困难的限制。

技术实现思路

1、技术问题

2、本发明的实施例涉及实现一种电路板以及包括该电路板的半导体封装，在该电路板中，随着连接到该电路板的半导体器件等小型化，电路板中的电路图案的宽度和间隔也减小，并且其中通过具有预定的线宽/间隔（l/s）来增加每单位面积的布线密度，从而便于制造和提高机械可靠性。

3、此外，实施例可以实现一种电路板以及包括该电路板的半导体封装，在该电路板中，密集地设置有精细图案并且纵横比（厚度/宽度）形成在预定范围内，使得高密度中介层等所需的电特性被容易地满足并且提高通过精细图案产生的输入/输出（i/o）数量。

4、此外，实施例可以实现一种电路板以及包括该电路板的半导体封装，在该电路板中通过与其他堆积层相比具有更小的厚度来容易地实现小型化。

5、实施例中要解决的技术问题不限于上述，并且应当理解，这些问题还包括可以从下面描述的技术方案或实施例中理解的目标或效果。

6、技术方案

7、根据本发明的实施例的电路板包括：第一堆积层；以及设置在第一堆积层上的第1-1布线部和具有比第1-1布线部更大的线宽/间隔的第1-2布线部，其中，第1-1布线部的线宽/间隔为1.7 μm至3 μm。

8、第1-1布线部沿堆叠方向可以包括下部区域、下部区域上的中间区域以及中间区域上的上部区域。

9、下部区域、中间区域和上部区域中的每一个在堆叠方向上的长度可以大于第1-1布线部的线宽/间隔的0.5倍。

10、下部区域可以包括从上表面到具有最小宽度或直径的第一表面的第一子区域，以及从第一表面到下表面的第二子区域。

11、由第一子区域的外侧表面和第一表面形成的角度可以与由第二子区域的外侧表面和第一表面形成的角度不同。

12、下部区域可以在其下表面上具有向上的凸起表面。

13、凸起表面可以位于第一表面的下方。

14、下部区域可以具有从上表面朝向下表面减小的宽度或直径。

15、下部区域的上表面处的宽度或面积可以大于下部区域的下表面处的宽度或面积。

16、第1-1布线部和第1-2布线部中的每一个的厚度可以是6 μm至15 μm。

17、第1-1布线部的纵横比（厚度/宽度）可以是2.3至8.9。

18、第1-2布线部的纵横比（厚度/宽度）可以小于第1-1布线部的纵横比。

19、电路板还可以包括芯层，其中，第一堆积层可以设置在芯层的上表面上。

20、电路板可以包括：下堆积层，下堆积层设置在芯层的下方；以及第二电极部，第二电极部包括设置在下堆积层中的第二布线部和第二过孔电极。

21、第二布线部的线宽/间隔可以大于第1-1布线部的线宽/间隔。

22、有益效果

23、本发明的实施例提供一种电路板和包括该电路板的半导体封装件，在该电路板中，随着连接到电路板的半导体器件等被小型化，电路板中的电路图案的宽度和间隔也减小，并且其中，通过具有预定的线宽/间隔（l/s）来增加每单位面积的布线密度，从而便于制造和提高机械可靠性。

24、此外，实施例可以提供一种电路板和包括该电路板的半导体封装，在该电路板中，密集地设置有精细图案并且纵横比（厚度/宽度）形成在预定范围内，使得高密度中介层等所需的电特性被容易地被满足并且通过精细图案产生的输入/输出（i/o）数量提高。

25、此外，实施例可以提供一种电路板和包括该电路板的半导体封装，在该电路板中，通过与其他堆积层相比具有更小的厚度来容易地实现小型化。

26、本发明的各种有益优点和效果不限于上述内容，并且在描述本发明的具体实施例的过程中将更容易理解。

1.一种电路板，包括：

2.根据权利要求1所述的电路板，其中，所述第1-1布线部沿堆叠方向包括下部区域、所述下部区域上的中间区域以及所述中间区域上的上部区域。

3.根据权利要求2所述的电路板，其中，所述下部区域、所述中间区域和所述上部区域中的每一个在所述堆叠方向上的长度大于所述第1-1布线部的线宽/间隔的0.5倍。

4.根据权利要求2所述的电路板，其中，所述下部区域包括第一子区域和第二子区域，所述第一子区域从所述下部区域的上表面到具有最小宽度或直径的第一表面，所述第二子区域从所述第一表面到所述下部区域的下表面。

5.根据权利要求4所述的电路板，其中，由所述第一子区域的外侧表面和所述第一表面形成的角度与由所述第二子区域的外侧表面和所述第一表面形成的角度不同。

6.根据权利要求4所述的电路板，其中，所述下部区域在所述下部区域的下表面上具有向上凸起的凸起表面。

7.根据权利要求6所述的电路板，其中，所述凸起表面位于所述第一表面的下方。

8.根据权利要求2所述的电路板，其中，所述下部区域具有从所述下部区域的上表面朝向所述下部区域的下表面减小的宽度或直径。

9.根据权利要求2所述的电路板，其中，所述下部区域的上表面处的宽度或面积大于所述下部区域的下表面处的宽度或面积。

10.根据权利要求1所述的电路板，其中，所述第1-1布线部和所述第1-2布线部中的每一个的厚度为6 μm至15 μm。