一种低噪声串联电抗器的制作方法

本技术属于电抗器，涉及一种低噪声串联电抗器。

背景技术：

1、高阻抗电力变压器由于短路电流较小，得到市场广泛应用。对高压阻抗电力变压器的方案而言，相对传统的改变绕组排列的布置方案，内置串联电抗器的方案具有较好的经济性，且主变压器的器身漏磁通较小，得到更多变压器厂家和最终客户的欢迎。

2、内置串联电抗器通常采用空心式设计，这种设计结构具有诸多特点与优势。从构造上看，其空心绕组是核心部件，它与电抗器的铁轭之间通过垫块进行撑紧。垫块不仅起到固定绕组位置、保证绕组与铁轭之间相对稳定的作用，还能在一定程度上缓冲运行过程中产生的振动。而上下轭则通过拉螺杆拉紧，这种结构方式确保了整个电抗器结构的稳固性，使其在承受电气和机械应力时，能够保持较为稳定的形态，减少因结构松动而引发的故障风险。

3、然而，空心式高阻抗内置串联电抗器也存在一些较为明显的不足，其中噪声问题较为突出。在电抗器运行过程中，绕组中的电流会在周围空间产生交变磁场，这个交变磁场与绕组自身以及铁轭等部件相互作用，引发部件的振动。同时，拉螺杆等结构部件在电磁力和机械力的综合作用下，也会产生一定程度的振动。这些振动相互叠加，从而产生较大噪声。在一些对环境噪声要求较高的场所，如居民区附近的变电站等，这种噪声问题可能会给周边居民的生活带来困扰。

技术实现思路

1、本实用新型的目的在于提供一种低噪声串联电抗器，以解决空心式电抗器噪声大的技术问题。

2、为了达到上述目的，本实用新型采用以下技术方案予以实现：

3、本实用新型公开了一种低噪声串联电抗器，包括：两个旁轭磁路、上轭磁路、下轭磁路和磁路外包框架；

4、两个所述旁轭磁路、所述上轭磁路与所述下轭磁路共同组成矩形磁路结构，所述旁轭磁路与所述上轭磁路的磁路接缝为全斜接缝，所述旁轭磁路与所述下轭磁路的磁路接缝为全斜接缝；

5、所述矩形磁路结构位于所述磁路外包框架内，所述矩形磁路结构与所述磁路外包框架之间设有绝缘材料。

6、进一步的，两个所述旁轭磁路，所述上轭磁路与所述下轭磁路平行布置。

7、进一步的，所述磁路外包框架包括两个平行布置的旁轭拉板和两个平行布置的夹件，两个所述旁轭拉板和两个所述夹件共同连接成磁路外包框架。

8、进一步的，所述旁轭拉板和所述夹件之间采用联结螺栓固定连接。

9、进一步的，所述全斜接缝与所述旁轭磁路轴向方向的夹角为45°。

10、进一步的，所述上轭磁路和所述下轭磁路之间设有压板和托板，所述压板位于所述上轭磁路底部，所述托板位于所述下轭磁路顶面，所述压板和所述托板通过若干拉螺杆固定连接。

11、进一步的，若干所述拉螺杆均匀布置在所述矩形磁路结构的两侧；

12、所述压板和所述托板的材料为聚酯冷凝胶。

13、进一步的，所述磁路外包框架外侧设有上梁和底脚，所述上轭磁路位于所述上梁与所述压板之间，所述下轭磁路位于所述底脚与所述托板之间，所述上梁和底脚均与所述拉螺杆固定连接。

14、进一步的，所述压板、所述托板、所述上梁和所述底脚均平行布置。

15、进一步的，所述旁轭磁路两侧设有侧梁，所述侧梁与所述上轭磁路位于同一高度，所述侧梁与所述上梁固定连接。

16、与现有技术相比，本实用新型具有以下有益效果：

17、本实用新型两个所述旁轭磁路、所述上轭磁路与所述下轭磁路共同组成矩形磁路结构，避免了磁通的散逸和局部集中，有效降低了上下端部磁屏蔽的磁通密度，从根源上减少了因磁致伸缩等现象引发的部件振动，进而降低了噪声的产生。所述旁轭磁路与所述上轭磁路的磁路接缝为全斜接缝，所述旁轭磁路与所述下轭磁路的磁路接缝为全斜接缝，相对于传统的直接缝，全斜接缝能够使磁通在通过接缝处时更加平滑，减少了磁通在接缝处的突变和集中，使得磁通密度在整个磁路中更加均匀。进一步降低了因磁通不均匀而产生的局部振动和噪声，提高了电抗器的降噪效果。所述矩形磁路结构位于所述磁路外包框架内，为整个矩形磁路结构提供了外部的机械支撑，保护磁路结构免受外界机械力的损伤，确保电抗器在运行过程中的结构稳定性。稳定的结构能够减少因机械振动引发的额外噪声。另外，磁路外包框架可以在一定程度上阻挡电抗器内部产生的噪声向外传播，进一步降低电抗器运行时的对外噪声影响。所述矩形磁路结构与所述磁路外包框架之间设有绝缘材料。防止磁路结构与外包框架之间发生电气短路，确保电抗器的安全运行。

1.一种低噪声串联电抗器，其特征在于，包括：两个旁轭磁路（001）、上轭磁路（002）、下轭磁路（003）和磁路外包框架（014）；

2.根据权利要求1所述的一种低噪声串联电抗器，其特征在于，两个所述旁轭磁路（001），所述上轭磁路（002）与所述下轭磁路（003）平行布置。

3.根据权利要求2所述的一种低噪声串联电抗器，其特征在于，所述磁路外包框架（014）包括两个平行布置的旁轭拉板（005）和两个平行布置的夹件（006），两个所述旁轭拉板（005）和两个所述夹件（006）共同连接成磁路外包框架（014）。

4.根据权利要求3所述的一种低噪声串联电抗器，其特征在于，所述旁轭拉板（005）和所述夹件（006）之间采用联结螺栓（007）固定连接。

5.根据权利要求1所述的一种低噪声串联电抗器，其特征在于，所述全斜接缝与所述旁轭磁路（001）轴向方向的夹角为45°。

6.根据权利要求1所述的一种低噪声串联电抗器，其特征在于，所述上轭磁路（002）和所述下轭磁路（003）之间设有压板（008）和托板（009），所述压板（008）位于所述上轭磁路（002）底部，所述托板（009）位于所述下轭磁路（003）顶面，所述压板（008）和所述托板（009）通过若干拉螺杆（013）固定连接。

7.根据权利要求6所述的一种低噪声串联电抗器，其特征在于，若干所述拉螺杆（013）均匀布置在所述矩形磁路结构的两侧；

8.根据权利要求6所述的一种低噪声串联电抗器，其特征在于，所述磁路外包框架（014）外侧设有上梁（010）和底脚（011），所述上轭磁路（002）位于所述上梁（010）与所述压板（008）之间，所述下轭磁路（003）位于所述底脚（011）与所述托板（009）之间，所述上梁（010）和底脚（011）均与所述拉螺杆（013）固定连接。

9.根据权利要求8所述的一种低噪声串联电抗器，其特征在于，所述压板（008）、所述托板（009）、所述上梁（010）和所述底脚（011）均平行布置。

10.根据权利要求8所述的一种低噪声串联电抗器，其特征在于，所述旁轭磁路（001）两侧设有侧梁（012），所述侧梁（012）与所述上轭磁路（002）位于同一高度，所述侧梁（012）与所述上梁（010）固定连接。