一种高一致性免串扰HfAlO

一种高一致性免串扰hfaloy/tio
x
多层膜神经元阵列及其制备方法
技术领域
1.本发明涉及一种神经形态器件，尤其是一种高一致性hfaloy/tio
x
多层膜神经元器件阵列，同时还涉及其制备方法，属于阻变存储器技术领域。


背景技术：

2.随着大数据和人工智能时代的到来，世界产生的数据总量呈现爆发式增长，基于传统冯
·
诺伊曼架构的存算系统已经无法高效存储和处理海量数据，向人脑学习构建具有存算一体和并行处理能力的人工神经形态网络是当前信息产业界急需解决的重要课题。阻变存储器作为一种新型非易失性存储器件，具有结构简单、易于集成、电导可调制等优点，与生物学上的神经突触具有极高的相似性，因此被认为是模拟神经突触进而构建神经网络最具竞争力的有效电子器件。阻变存储器存储单元特征尺寸小，为构建高密度神经形态器件提供了重要的硬件基础。目前限制神经形态器件进一步发展的一个主要问题是：阻变存储器阵列的阻变参数具有较大的波动性，同时在阻变存储器阵列单元之间存在电流的串扰等问题，从而影响人工形态器件的性能，通过合理选择阻变存储器材料以及优化结构可以改善神经形态器件的一致性，并进一步减小串扰电流，对于推动类脑芯片的集成具有重要意义。


技术实现要素：

3.本发明的目的在于：提出一种高一致性免串扰hfaloy/tio
x
多层膜神经形态器件，同时还给出其制备方法，从而满足类脑芯片对神经形态器件的需求。同时给出其制备方法，该方法应当与当前微电子工艺相兼容，从而可以切实应用于未来的类脑芯片器件中。
4.为了达到以上目的，本发明的技术方案为：高一致性免串扰hfaloy/tio
x
多层膜神经形态器件，包括表面覆盖氧化层的硅衬底材料，其特征在于：还包括附着在所述衬底材料上的pt下电极，以及附着在下电极上的镶嵌铝接触点的氮化硅层，在该氮化硅层上附着了hfaloy/tio
x
多层膜阻变层，最后是附着在阻变层上的ti上电极；所述阻变多层膜由hfaloy/tio
x
子层叠加；所述阻变多层膜由至少二层hfaloy/tio
x
子层，且具有不同氧组分的hfaloy薄膜和具有不同氧组分的tio
x
薄膜构成。
5.本发明的hfaloy/tio
x
多层膜神经形态器件中，氧空位阻变通道大小在纵向上受到多层结构中各个子层厚度的限制，尺寸大小可控，同时阵列单元中氧空位通道通过镶嵌在氮化硅中的铝接触点与下电极连接，阵列单元之间可以通过氮化硅来进行隔离，避免了相互串扰，在电场作用下，有利于沿电场方向氧空位通道的连通和断开，从而实现电阻的变化。
6.与现有基于阻变存储器的神经形态器件相比较，本发明hfaloy/tio
x
多层膜神经形态器件的优点在于hfaloy子层中的氧空位数量较少，tio
x
中的氧空位较多，通过该结构的设计可以获得渐变的氧空位通道，tio
x
中较粗的氧空位通道可以实现空间位置的固定，在tio
x
中较粗氧空位通道的引导作用下，使得hfaloy中较细通道的断开位置也实现了定域化，从而获得高一致性的阻变特性，解决了神经形态器件的稳定性问题。另一方面利用多周期结构中超薄hfaloy子层和tio
x
子层的变化，可以实现阻变通道的渐变分布，为神经形态器件的电导渐变调控提供了新的思路。
7.本发明hfaloy/tio
x
多层膜神经形态器件阵列的制备方法包括以下步骤：
8.第一步、构筑铂金属下电极
9.1.1对单晶硅进行热氧化，氧化硅层的厚度为300纳米，获得表面覆盖氧化硅层的基底；
10.1.2在氧化硅表面涂光刻胶，采用工字型阵列分布的模板在光刻胶表面曝光和显影，获得图形化的光刻胶；
11.1.3以光刻胶为掩膜结合icp刻蚀，在sio2表面形成深度为100纳米的沟槽，然后采用电子束蒸发的方法在样品表面淀积铂金属作为下电极，铂金属的厚度为100纳米；
12.1.4将生长好后的样品放入丙酮中，使用超声仪清除光刻胶和光刻胶上残余的金属，获得工字形铂金属阵列电极。
13.第二步、构筑镶嵌在氮化硅层中铝接触点；
14.2.1将表面覆盖条形铂电极阵列的氧化硅基底放入pecvd系统，通入硅烷和氨气的混合气体，沉积制备a-sin
x
：h薄膜，硅烷和氨气的流量比范围是1/8，薄膜厚度为100纳米；
15.2.2在氮化硅表面涂光刻胶，采用圆形阵列分布的模板在光刻胶表面曝光和显影，获得表面分布图形孔洞的光刻胶；
16.2.3把覆盖圆形孔洞的光刻胶样品放入电子束蒸发台，沉积100纳米厚的铝膜，把光刻胶去掉，留下孔洞中的铝接触点。
17.第三步、构筑hfaloy/tio
x
多层膜；
18.3.1将表面覆盖铝接触点的样品放入原子层沉积系统，交替通入hf[n(c2h5)ch3]4 c3h9al和h2o作为hfaloy薄膜生长反应的前驱体，ti[n(ch3)2]4)和h2o作为tio
x
的前驱体，hfaloy子层的厚度为2纳米，tio
x
子层的厚度为0.5-1.75纳米；
[0019]
3.2重复3-1，交替通入hfaloy子层和tio
x
子层对应的前驱体，制备多层hfaloy/tio
x
多层膜
[0020]
第四步、构筑铝金属上电极
[0021]
4.1在制备好的样品上甩一层光刻胶，曝光显影之后，做出上电极的图形，用来淀积金属上电极；
[0022]
4.2采用电子束蒸发的方法在覆盖有图形化光刻胶的表面淀积钛金属作为上电极，电极厚度为50nm；
[0023]
4.3生长好后的样品放入丙酮中，使用超声波震荡去除光刻胶和光刻胶上的金属，获得钛电极，其方向垂直于底电极。
[0024]
以上a-sin
x
：h薄膜中
[0025]
a——表示非晶态(英文amorphous的第一个字母)；x和y——表示薄膜中元素的原子浓度之比，通常为1；h——表示氢离子
[0026]
本发明高一致性免串扰hfaloy/tio
x
多层膜神经元阵列，可以通过调控hfaloy/tio
x
多层膜中厚度来控制氧空位通道的粗细和断裂连接位置，从而提升器件工作性能的一
致性，下电极接触点彼此之间通过氮化硅绝缘可以避免单元器件之间的串扰，与传统的半导体工艺相兼容，为神经形态器件的集成奠定了基础。
附图说明
[0027]
下面结合附图对本发明作进一步的说明。
[0028]
图1-图12为本发明一个实施例的结构示意图。
[0029]
图1为抛光后的单晶氧化硅衬底，二氧化硅的厚度为300nm；
[0030]
图2为甩胶，烘烤，曝光，显影之后，光刻胶的图形的示意图，用来作为器件下电极的形状；
[0031]
图3为icp刻蚀二氧化硅层之后的示意图，刻蚀二氧化硅层的深度为100纳米；
[0032]
图4为淀积下电极金属之后的示意图，淀积下电极的厚度为100纳米；
[0033]
图5为去胶之后衬底上留下的工字型下电极的示意图；
[0034]
图6为生长a-sin
x
：h层的示意图，该层的厚度为100纳米；
[0035]
图7为在a-sin
x
：h层表面涂上光刻胶，显影曝光获得具有圆孔阵列的光刻胶，圆孔阵列位于工字型电极直条的正上方；
[0036]
图8为在圆孔阵列的光刻胶表面生长铝薄膜，使铝沉积进圆孔中；
[0037]
图9为去除光刻胶后，底电极上留下了彼此被氮化硅隔离开来的铝接触点；
[0038]
图10为覆盖铝接触点的样品表面淀积hfaloy/tio
x
多层膜；
[0039]
图11在hfaloy/tio
x
多层膜表面涂上光刻胶，显影曝光获得具有工字型阵列的光刻胶，该阵列方向与底电极的方向互相垂直；
[0040]
图12在工字型光刻胶表面沉积厚度为100纳米的ti薄膜，去除光刻胶后，留下了工字型的ti上电极。
具体实施方式
[0041]
实施例一
[0042]
本发明超低功耗三明治结构纳米阻变存储器阵列的制备工艺如图1-12所示，主要包括：
[0043]
(1)构筑金属下电极：首先选用表面氧化层厚度为300nm的单晶硅作为器件的衬底；然后在衬底表面甩胶，光刻胶选型为az5214，甩胶的转速3500r/min，光刻胶的厚度约为1.5um，在光刻胶表面曝光显影之后，获得工字形光刻胶；采用刻蚀气体四氟化碳(cf4)以光刻胶为掩膜结合icp技术刻蚀衬底，刻蚀功率为50w，刻蚀的深度为100nm；然后在刻蚀完毕的样品表面淀积100nm的pt金属薄膜，最后使用丙酮去除光刻胶和光刻胶上的金属，刻蚀后形成的凹槽中的工字型金属条即为下电极。
[0044]
(2)构筑镶嵌在氮化硅层中的铝接触点：将表面覆盖条形铂电极阵列的氧化硅基底放入pecvd系统，通入硅烷和氨气的混合气体，沉积制备a-sin
x
：h薄膜，硅烷和氨气的流量比范围是1/8，薄膜厚度为100纳米，在氮化硅表面涂光刻胶，采用圆形阵列分布的模板在光刻胶表面曝光和显影，获得表面分布图形孔洞的光刻胶，把覆盖圆形孔洞的光刻胶样品放入电子束蒸发台，沉积100纳米厚的铝膜，把光刻胶去掉，留下孔洞中的铝接触点
[0045]
(3)构筑hfaloy/tio
x
多层膜：在原子层淀积系统中交替通入铪铝氧和氧化钛对应
的前驱体和水，通过电场分解获得hfaloy/tio
x
薄膜，两种薄膜子层的厚度可以通过计算机控制前驱体的脉冲数和脉冲时间来控制，这两种前躯体和水一起交替循环生长制得hfaloy子层厚度为2纳米，tio
x
子层厚度为0.5-1.75纳米。
[0046]
(3)构筑金属上电极：首先在hfaloy/tio
x
多层阻变薄膜表面甩胶，光刻胶选型为az5214，甩胶的转速3500r/min，光刻胶的厚度约为1.5um，在光刻胶表面曝光显影之后，获得工字形光刻胶；然后在覆盖条形光刻胶的样品表面淀积100nm的金属薄膜，最后使用丙酮去除光刻胶和光刻胶上的金属，条形光刻胶之间留下的工字型长条即为上电极。
[0047]
除上述实施例外，本发明还可以有其他实施方式。凡采用等同替换或等效变换形成的技术方案，均落在本发明要求的保护范围。