一种脑机接口感算一体装置的制作方法

技术特征：
1.一种脑机接口感算一体装置，其特征在于，包括：采集端(10)、esd二极管(20)、抗混叠滤波器(30)、仪表放大器电路(40)、adc(50)、主控单元(60)和dsp处理器(70)，其中，所述采集端(10)的输出端与所述esd二极管(20)的输入端电连接，所述采集端(10)用于采集大脑皮层发出的脑电信号，并将所述脑电信号传输经过所述esd二极管(20)；所述抗混叠滤波器(30)的输入端与所述esd二极管(20)的输出端电连接，所述抗混叠滤波器(30)用于滤除空间中的电磁信号干扰；所述仪表放大器电路(40)的输入端与所述抗混叠滤波器(30)的输出端电连接，所述仪表放大器电路(40)用于接收所述抗混叠滤波器(30)输出的滤除电磁信号后的脑电信号，将所述滤除电磁信号后的脑电信号进行放大，并输出放大后的模拟脑电信号；所述adc(50)的输入端与所述仪表放大器电路(40)的输出端电连接，所述adc(50)用于将所述放大后的模拟脑电信号转化为数字信号；所述主控单元(60)的输入端与所述adc(50)的输出端电连接，所述主控单元(60)用于接收所述数字信号，并对所述adc(50)进行功能参数配置；所述dsp处理器(70)与所述主控单元(60)电连接，所述dsp处理器(70)用于接收所述数字信号，根据所述数字信号提取出包含脑电特征的数据，并输出所述数字信号和所述包含脑电特征的数据。2.根据权利要求1所述的脑机接口感算一体装置，其特征在于，所述dsp处理器(70)为位于所述主控单元(60)外的独立数字信号处理器。3.根据权利要求1所述的脑机接口感算一体装置，其特征在于，所述dsp处理器(70)为集成在所述主控单元(60)上的数字信号处理器。4.根据权利要求1所述的脑机接口感算一体装置，其特征在于，所述采集端(10)包括电极(100)和屏蔽线(101)，其中，所述屏蔽线(101)的输入端与所述电极(100)电连接，所述屏蔽线(101)的输出端与所述esd二极管(20)的输入端电连接，所述屏蔽线(101)用于将所述电极(100)获取的所述大脑皮层发出的脑电信号传输经过所述esd二极管(20)。5.根据权利要求4所述的脑机接口感算一体装置，其特征在于，所述屏蔽线(101)包括导线和屏蔽层，所述屏蔽层包裹在所述导线外侧。6.根据权利要求5所述的脑机接口感算一体装置，其特征在于，所述导线的输入端与所述电极(100)的输出端电连接，所述导线的输出端与所述esd二极管(20)电连接。7.根据权利要求6所述的脑机接口感算一体装置，其特征在于，所述电极(100)包括采集电极、参考电极和接地电极，其中，所述采集电极的输入端与头皮电连接，所述参考电极的输入端与皮肤电连接，所述接地电极的输入端与皮肤电连接，所述采集电极、所述参考电极和所述接地电极中的所有输出端均与所述屏蔽线(101)的输入端电连接。8.根据权利要求7所述的脑机接口感算一体装置，其特征在于，还包括主动屏蔽电路(80)，所述主动屏蔽电路(80)的输入端与所述抗混叠滤波器(30)的输出端电连接，所述主动屏蔽电路(80)的输出端与所述屏蔽层电连接。9.根据权利要求1-8中任一项所述的脑机接口感算一体装置，其特征在于，所述数字信号为多位二进制的数字信号。

技术总结
本实用新型公开了一种脑机接口感算一体装置，包括采集端、ESD二极管、抗混叠滤波器、仪表放大器电路、ADC、主控单元和DSP处理器，其中，采集端与ESD二极管电连接，抗混叠滤波器的输入端与ESD二极管的输出端电连接，仪表放大器电路与抗混叠滤波器电连接，ADC的输入端与仪表放大器电路的输出端电连接，主控单元与ADC电连接，DSP处理器为位于主控单元外的独立数字信号处理器，或者DSP处理器为集成在主控单元上的数字信号处理器。该感算一体装置，提升了脑电信号转化为数字信号的精度和信噪比；该装置集成脑机接口算法，实现脑电特征数据的直接输出，便于用户二次开发；此外该感算一体装置电路体积小，功耗低，使用便捷，降低了用户的使用成本。的使用成本。的使用成本。


技术研发人员：王浩冲 史改革 唐习洋 罗新钰
受保护的技术使用者：西安臻泰智能科技有限公司
技术研发日：2023.01.31
技术公布日：2023/5/16