存储器设备及其操作方法与流程

技术特征：
1.一种存储器设备，包括存储器块，多个线被连接到所述存储器块，所述存储器设备包括：多个存储器单元，分别被连接到所述多个线之中的字线，其中所述多个存储器单元被形成为多个插塞孔，所述多个插塞孔被形成在所述多个线之中的漏极选择线与狭缝之间的堆叠结构中；多个页缓冲器，通过所述多个线之中的多个位线而被连接到所述多个存储器单元；以及外围电路，被配置为对所述多个存储器单元执行读取操作，其中所述外围电路包括电压生成器，所述电压生成器被配置为控制向所述多个页缓冲器施加的信号，使得所述读取操作根据所述插塞孔的位置来执行。2.根据权利要求1所述的存储器设备，其中所述电压生成器能够根据所述插塞孔的所述位置，控制向在所述多个页缓冲器中的每个页缓冲器中包括的晶体管之中与所述多个位线中的每个位线连接的第一晶体管施加的信号的幅度。3.根据权利要求2所述的存储器设备，其中所述外围电路被配置为对所述多个插塞孔之中与所述漏极选择线邻近的插塞孔执行所述读取操作。4.根据权利要求3所述的存储器设备，其中随着所述插塞孔更邻近所述漏极选择线，所述电压生成器能够增加向所述第一晶体管施加的信号的幅度。5.根据权利要求3所述的存储器设备，其中随着所述插塞孔更邻近所述漏极选择线，所述电压生成器能够减小向所述第一晶体管施加的信号的幅度。6.根据权利要求3所述的存储器设备，其中所述外围电路被配置为对与所述漏极选择线邻近的插塞孔执行所述读取操作，并且然后对与所述狭缝邻近的插塞孔执行所述读取操作。7.根据权利要求2所述的存储器设备，其中所述外围电路被配置为对所述多个插塞孔之中与所述狭缝邻近的插塞孔执行所述读取操作。8.根据权利要求7所述的存储器设备，其中随着所述插塞孔更邻近所述漏极选择线，所述电压生成器能够增加向所述第一晶体管施加的信号的幅度。9.根据权利要求7所述的存储器设备，其中随着所述插塞孔更邻近所述漏极选择线，所述电压生成器能够减小向所述第一晶体管施加的信号的幅度。10.根据权利要求7所述的存储器设备，其中所述外围电路被配置为对与所述狭缝邻近的插塞孔执行所述读取操作，并且然后对与所述漏极选择线邻近的插塞孔执行所述读取操作。11.一种用于操作存储器设备的方法，所述存储器设备包括存储器块，多个线被连接到所述存储器块，所述方法包括：在对所述存储器块的读取操作中，当与所述多个线之中的字线分别连接的多个存储器单元被形成为在所述多个线之中的漏极选择线与狭缝之间的插塞孔时，根据所述插塞孔的位置来区分在堆叠结构中形成的多个插塞孔；以及根据所述插塞孔的所述位置，控制向通过所述多个线之中的多个位线而与所述多个存储器单元连接的多个页缓冲器施加的信号。12.根据权利要求11所述的方法，其中控制向所述多个页缓冲器施加的所述信号包括：
控制向在所述多个页缓冲器中的每个页缓冲器中包括的晶体管之中与所述多个位线中的每个位线连接的第一晶体管施加的信号的幅度。13.根据权利要求12所述的方法，其中对所述多个插塞孔之中与所述漏极选择线邻近的插塞孔执行所述读取操作。14.根据权利要求13所述的方法，其中控制向所述多个页缓冲器施加的所述信号包括：随着所述插塞孔更邻近所述漏极选择线，增加向所述第一晶体管施加的信号的幅度。15.根据权利要求13所述的方法，其中控制向所述多个页缓冲器施加的所述信号包括：随着所述插塞孔更邻近所述漏极选择线，减小向所述第一晶体管施加的信号的幅度。16.根据权利要求13所述的方法，其中在对与所述漏极选择线邻近的插塞孔执行所述读取操作之后，对与所述狭缝邻近的插塞孔执行所述读取操作。17.根据权利要求12所述的方法，其中对所述多个插塞孔之中与所述狭缝邻近的插塞孔执行所述读取操作。18.根据权利要求17所述的方法，其中控制向所述多个页缓冲器施加的所述信号包括：随着所述插塞孔邻近所述漏极选择线，增加向所述第一晶体管施加的信号的幅度。19.根据权利要求17所述的方法，其中控制向所述多个页缓冲器施加的所述信号包括：随着所述插塞孔邻近所述漏极选择线，减小向所述第一晶体管施加的信号的幅度。20.根据权利要求17所述的方法，其中在对与所述狭缝邻近的插塞孔执行所述读取操作之后，对与所述漏极选择线邻近的插塞孔执行所述读取操作。

技术总结
本公开的实施例涉及存储器设备及其操作方法。存储器设备包括存储器块，多个线被连接到存储器块。存储器设备还包括与多个线之中的字线分别连接的多个存储器单元，其中多个存储器单元被形成为多个插塞孔，多个插塞孔被形成在多个线之中的漏极选择线与狭缝之间的堆叠结构中。存储器设备还包括通过多个线之中的多个位线而与多个存储器单元连接的多个页缓冲器。存储器设备附加地包括用于对多个存储器单元执行读取操作的外围电路。外围电路包括电压生成器，电压生成器被配置为控制向多个页缓冲器施加的信号，使得读取操作根据插塞孔的位置来执行。来执行。来执行。


技术研发人员：金定炯
受保护的技术使用者：爱思开海力士有限公司
技术研发日：2022.03.16
技术公布日：2022/12/5