分栅存储器整列及其操作方法与流程

1.本发明涉及半导体技术领域，特别涉及一种分栅存储器整列及其操作方法。


背景技术：

2.随着电子产品的快速普及，闪存flash作为当今的主流存储载体得到迅速的推广普及，其技术也得到了迅速的发展。非挥发性存储器(nvm)技术，从存储介质上分主要有浮栅(floating gate)技术和sonos(silicon-oxide-nitr ide-oxide-silicon)技术，从结构上分主要有单栅(1-transistor)、分栅(split g ate)、双栅(2-transistor)等技术。flash由于其具有长寿命，非易失性，低价格，以及易于编程、擦除的优点已被越来越广泛的应用于各种嵌入式电子产品如金融ic卡、汽车电子等应用。提高存储集成密度有利于节省芯片面积、降低制造成本。
3.目前，随着主流工艺技术的发展，以及人们对flash器件迫切要求，基于分栅结构的分栅flash受到人们的广泛关注，相比于传统flash，分栅快闪存储器作为闪存的一种，由于具有高效的编程速度以及完全避免过擦除的能力，无论是在单体还是在嵌入式产品方面都得到了人们更多的关注，目前，分栅快闪存储器已被广泛地应用于个人电脑、数码器材、移动终端、智能卡等产品。这种新颖的分栅flash在可靠性、无过擦除等方面表现优越，而且由于结构紧凑，同样的芯片面积能集成更多的存储单元，因而对容量的提升也有较佳的优化效果。但是由于目前信息时代数据量剧增，对存储器结构的进一步优化实现更高的容量始终是行业的追求。


技术实现要素：

4.本发明的目的在于提供一种分栅存储器阵列结构及其操作方法，以提出一种新型的结构紧凑、操作简单的分栅结构型的存储器阵列。
5.第一方面，为解决上述技术问题，本发明提供一种分栅存储器阵列结构，包括：
6.多个结构相同的存储单元，以在x方向和y方向上分布形成置于阱中的存储阵列，而各所述存储单元均包括以分栅结构形成的一选择管和对称分布在该选择管两侧的两个存储管，且各所述存储单元中的两个存储管的栅极均互联，以使各所述存储单元均作为一个存储位；
7.其中，在所述存储阵列中的y方向上，每相邻的两列中的存储单元采用共源连接，以使该左右相邻的两列中的所有存储单元以共享源极的方式共用一条源线sln，且在所述存储阵列中的每一列，其同一列中的多个存储单元的漏极均与对应列的y方向的位线bln连接；而在所述存储阵列中的x方向上，每一行中的多个存储单元中的两个存储管均与其相邻的存储单元中的同一行位置上的存储管的栅极相连，并且在每一行中位于首和尾的两个存储单元中的各两个存储管的栅极分别连在一起，以接出作为一条存储栅字线wlsn，以及同一行中的多个存储单元中的选择管的栅极均相连，以接出作为一条选择栅字线wln。
8.进一步的，在所述存储阵列的y方向上，其每一列中的每相邻两个存储单元的源极
可以短接。
9.进一步的，所述存储单元中的分栅结构形成的选择管和存储管共享一个沟道，以省去位于中间的选择管的源极、漏极以及其分别对应的往外引出的接触孔。
10.进一步的，所述存储管可以为sonos存储管。
11.进一步的，所述选择管可以为包含堆叠的栅氧化层和多晶硅栅极层的mos管器件。
12.第二方面，基于如上所述的分栅存储器阵列结构，本发明还提供了一种该分栅存储器阵列结构的操作方法，具体包括对所述存储阵列在进行数据的读取、擦除以及写入时采用行操作方式，即同一行所包含的存储单元同时进行数据擦除、读取和写入。
13.进一步的，在对存储阵列进行数据的擦除、编程或者读出时，对阱分别施加对应的不同的电压值。
14.进一步的，对所述存储阵列在进行数据擦除时，给选中的目标存储单元所在的行所对应的存储栅字线wlsn施加负电压vneg，而给所述存储阵列中的本次非选中的存储单元所在的行的存储栅字线wlsn均施加正电压vpos，并将存储阵列中所有选择栅字线wln接地，将所述存储阵列中的所有存储单元的漏极所连接的位线bln以及其源极所连接的源线sln均设置为浮空状态。
15.进一步的，对所述存储阵列在进行数据写入时，每左右共源相邻的两列中的靠近共源线sln的各存储单元中的存储管始终保持数据“0”状态，而远离共源线sln的各存储单元中的另一存储管可写数据“1”或数据“0”。
16.进一步的，对所述存储阵列在进行数据写入时，给选中的目标存储单元所在的行所对应的存储栅字线wlsn施加正电压vpos、其所对应的共源线sln施加正电压vp0，所述存储阵列中的本次非选中的存储单元所在的行的存储栅字线wlsn均施加负电压vneg，所述存储阵列中的所有选择栅字线wln均施加负电压vneg；并在对所述选中的目标存储单元中的远离共源线sln的存储管写入数据“1”时，给该目标存储单元的漏极所连接的位线bln施加负电压vneg，或者，在对所述选中的目标存储单元中的远离共源线sln的存储管写入数据“0”时，给该目标存储单元的漏极所连接的位线bln施加正电压所述vp0。
17.进一步的，对所述存储阵列在进行数据读取时，给选中的目标存储单元的漏极所连接的位线bln施加正电压vlim，给该选中的目标存储单元所在行的选择栅字线wln施加大于器件开启电压的正电压vpwr，并将该目标存储单元的其余端均接地，以通过读取所述选中的目标存储单元的漏极所连接的位线bln的电流即可获得所述选中的存储单元中所存储的数据的状态。
18.进一步的，当对所述选中的目标存储单元进行擦除操作时，对阱施加的电压为正电压vpos；当对所述选中的目标存储单元进行写入操作时，对阱施加的电压为负电压vneg；当对所述选中的目标存储单元进行读取操作时，将阱直接接地vgnd。
19.进一步的，所述vpos《vgnd《vlim《vp0《vpos，其中vgnd＝0v。
20.进一步的，所述vneg＝-4v，vlim＝0.8v，所述vp0＝1.6v，所述vpwr＝2v，vpos所述vpos＝7v。
21.与现有技术相比，本发明技术方案至少具有如下有益效果之一：
22.在本发明提出的分栅存储器阵列结构中，其多个结构相同的存储单元，以在x方向和y方向上分布形成置于阱中的存储阵列，而各所述存储单元均包括以分栅结构形成的一
选择管和对称分布在该选择管两侧的两个存储管，且各所述存储单元中的两个存储管的栅极均互联，以使各所述存储单元均作为一个存储位。由于在本发明提供的存储阵列中，每左右相邻的两列存储单元均采用共源连接，即相邻两列中的所有存储单元以共享源极的方式共用一条源线sl，从而使得存储单元的结构更加紧凑，整个存储阵列简化，并且比每个存储单元设置一条sl、一条bl的结构更加节省面积，进而有效缩减了存储单元的面积，对存储单元的操作也更加简化。
附图说明
23.图1为本发明一实施例提供的一种分栅存储器阵列结构的结构示意图；
24.图2为本发明一实施例中提供的分栅存储器阵列结构中的任一存储单元的结构示意图；
25.图3为本发明一实施例中提供的分栅存储器阵列结构在进行擦除操作时的局部各电位示意图；
26.图4为本发明一实施例中提供的分栅存储器阵列结构在进行写入操作时的局部各电位示意图；
27.图5为本发明一实施例中提供的分栅存储器阵列结构在进行读取操作时的局部各电位示意图。
具体实施方式
28.以下结合附图和具体实施例对本发明提出的分栅存储器阵列结构及其操作方法作进一步详细说明。根据下面说明，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采用其它不同于在此描述的其它方式来实施，因此本发明不受下面公开的具体实施例的限制。
29.如本技术和权利要求书中所示，除非上下文明确提示例外情形，“一”、“一个”、“一种”和/或“该”等词并非特指单数，也可包括复数。一般说来，术语“包括”与“包含”仅提示包括已明确标识的步骤和元素，而这些步骤和元素不构成一个排它性的罗列，方法或者设备也可能包含其他的步骤或元素。在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
30.承如背景技术所述，目前，随着主流工艺技术的发展，以及人们对flash器件迫切要求，基于分栅结构的分栅flash受到人们的广泛关注，相比于传统flash，分栅快闪存储器作为闪存的一种，由于具有高效的编程速度以及完全避免过擦除的能力，无论是在单体还是在嵌入式产品方面都得到了人们更多的关注，目前，分栅快闪存储器已被广泛地应用于个人电脑、数码器材、移动终端、智能卡等产品。这种新颖的分栅flash在可靠性、无过擦除等方面表现优越，而且由于结构紧凑，同样的芯片面积能集成更多的存储单元，因而对容量的提升也有较佳的优化效果。但是由于目前信息时代数据量剧增，对存储器结构的进一步优化实现更高的容量始终是行业的追求。
31.为此，本发明提供了一种分栅存储器阵列结构及其操作方法，以提出一种新型的结构紧凑、操作简单的分栅结构型的存储器阵列。
32.下面首先对本发明提供的一种分栅存储器阵列结构进行详细介绍。
33.具体参考图1，并结合图2，其中，图1为本发明实施例提供的一种分栅存储器阵列结构的结构示意图，图2为本发明一实施例中提供的分栅存储器阵列结构中的任一存储单元的结构示意图。
34.具体的，如图1和图2所示，本发明提供的分栅存储器阵列结构具体可以包括：
35.多个结构相同的存储单元a(或者还可以是图1中的存储单元b、c以及d)，以在x方向和y方向上分布形成置于阱中的存储阵列，而各所述存储单元a均可以包括以分栅结构形成的一选择管11和对称分布在该选择管两侧的两个存储管12，且各所述存储单元a中的两个存储管12的栅极均互联，以使各所述存储单元均作为一个存储位。
36.其中，在所述存储阵列中的y方向上，每相邻的左右两列中的存储单元均采用共源连接，以使该左右相邻两列中的所有存储单元以共享源极的方式共用一条源线sln，如图1中的sl1，且在所述存储阵列中的每一列，其同一列中的多个存储单元的漏极均与对应列的y方向的位线bln连接，如图1中的bl1；而在所述存储阵列中的x方向上，每一行中的多个存储单元中的两个存储管均与其相邻的存储单元中的同一行位置上的存储管的栅极相连，并且在每一行中位于首和尾的两个存储单元中的各两个存储管的栅极分别连在一起，以接出作为一条存储栅字线wlsn，以及同一行中的多个存储单元中的选择管的栅极均相连，以接出作为一条选择栅字线wln；而在所述存储阵列中的y方向上，同一列中的多个存储单元的源极均与对应列的y方向的位线bln连接。
37.在本实施例中，在所述存储阵列中的每一行或每一列中均可以包含多个存储单元，而相邻的左右两列中所包含的所有存储单元以共享源极的方式共用一条纵向设置的源线sln，例如图1中的sl1；并且，在所述存储阵列的y方向上，其每一列中的每相邻两个存储单元的源极短接之后再接入到其共享源线sln上，如图1中的，存储单元a和存储单元c或者存储单元b和存储单元d均是源极短接之后再连接到其共享源线sl1；而具体的每个存储单元a均只存储一个数据状态，例如数据“1”状态，或数据“0”状态，即，就是在每个存储单元a中的位于选择管11一侧的远离共源线sln的各存储单元中的一存储管可写数据“1”或数据“0”，而靠近共源线sln的另一存储管始终保持数据“0”状态。并且，所述存储单元a中的分栅结构形成的选择管11和存储管12共享一个沟道，以省去位于中间的选择管11的源极、漏极以及其分别对应的往外引出的接触孔。具体的，所述存储管12可以为sonos存储管，而所述选择管11为包含堆叠的栅氧化层和多晶硅栅极层的mos管器件。
38.由于在本发明提供的分栅存储器阵列结构的每个存储单元中，其左右两个存储管对称地分布在选择管的两侧，并且两个存储管通过栅极互联在一起，而两个存储管只做一个存储位；尽管如此，由于选择管与存储管之间采用分栅结构，不需要源/漏和外接孔(省去了选择管的源/漏和外接孔)，在同一工艺结点下，该镜像对称分栅sonos存储器仍比传统的两管sonos节省20％以上的面积。进一步的，由于在本发明提供的存储阵列中，每左右相邻的两列存储单元均采用共源连接，即相邻两列中的所有存储单元以共享源极的方式共用一条源线sl，从而使得存储单元的结构更加紧凑，整个存储阵列简化，并且比每个存储单元设置一条sl一条bl的结构更加节省面积，进而有效缩减了存储单元的面积，对存储单元的操
作也更加简化。
39.此外，基于如上图1和图2所示的分栅存储器阵列结构，本发明还提供了一种该分栅存储器阵列结构的操作方法，下面首先对本发明提供的一种分栅存储器阵列结构的操作方法进行详细介绍。
40.具体的，在本实施例中，所述存储阵列在进行数据的读取、擦除以及写入时采用行操作方式，即同一行所包含的存储单元同时进行数据擦除、读取和写入；而有公知常识可知，在对存储单元进行数据的读取、擦除以及写入时，其即为对相应的存储单元的各个电施加相应的电压，具体的在本发明的实施例中，针对本发明提供的存储阵列，其进行数据的读取、擦除以及写入所施加的电压的表格具体如下表1所示。
41.表1
[0042][0043][0044]
由表1可知，在表1中，“erase”表示对存储单元cell进行数据的擦除操作，“program”表示对存储单元cell进行数据的写入操作，“read”表示对存储单元cell进行数据的读取操作；“vwl”代表对存储单元cell的选择栅字线wln所施加的电压值，“vwls”代表对存储单元cell的存储栅字线wlsn所施加的电压值，同理，“vbl”、“vsl”和“vbulk”分别表示对存储单元cell的位线所施加的电压值、源线所施加的电压值和阱bulk施加的电压值。
[0045]
如图3所示，图3为本发明一实施例中提供的分栅存储器阵列结构在进行擦除操作时的局部各电位示意图。
[0046]
在本实施例中，在对所述存储阵列中的某一存储单元进行数据擦除时，其可以给选中的目标存储单元a或b所在的行所对应的存储栅字线wls1施加负电压vneg，如-4v，而所述存储阵列中的本次非选中的存储单元，如存储单元c或者存储单元d所在的行的存储栅字线wls2均施加正电压vpos，如7v，并将存储阵列中所有选择栅字线wl接地接地(电压为0v)，并将所述存储阵列中的所有存储单元的漏极所连接的位线bln(在图中用floating标识)以及所述存储阵列中的所有存储单元的源极所连接的源线sln均设置为浮空状态，即，不接任何电压，例如，bl1、bl2和sl1。并且，当对所述选中的目标存储单元进行擦除操作时，对阱bulk施加的电压为正电压vpos，例如，7v。
[0047]
进一步的，如图4所示，图4为本发明一实施例中提供的分栅存储器阵列结构在进行写入操作时的局部各电位示意图。
[0048]
在本实施例中，在对所述存储阵列在进行数据写入时，每左右共源相邻的两列中的靠近共源线sln的各存储单元中的存储管始终保持数据“0”状态，而远离共源线sln的各存储单元中的另一存储管可写数据“1”或数据“0”。
[0049]
具体的，给选中的目标存储单元a或者b所在的行所对应的存储栅字线wls1施加正电压vpos，如7v、其所对应的共源线sl1施加正电压vp0，如1.6v，所述存储阵列中的本次非选中的存储单元c或者d所在的行的存储栅字线wls2施加负电压vneg，如-4v，所述存储阵列中的所有选择栅字线wl1和wl2均施加负电压vneg，如-4v；并在对所述选中的目标存储单元，例如存储单元a中的远离共源线sl1的存储管写入数据“1”时，给该目标存储单元的漏极所连接的位线bl1施加负电压vneg，如-4v，或者，在对所述选中的目标存储单元，例如存储单元b中的远离共源线sl1的存储管写入数据“0”时，给该目标存储单元b的漏极所连接的位线bl2施加施加所述正电压vp0，如1.6v。并且，在对所述选中的目标存储单元进行写入操作时，对阱bulk施加的电压为负电压vneg，如-4v。
[0050]
需要说明的是，在对所述存储单元a或b进行数据写操作时，其均是将数据“1”或数据“0”写入到远离该相邻的左右两列的共享源极所连接的源线sl1的各存储单元的存储管中，而靠近该两列的共享源极所连接的源线sl1的各存储单元中的存储管始终保持数据“0”状态。
[0051]
进一步的，如图5所示，图5为本发明一实施例中提供的分栅存储器阵列结构在进行读取操作时的局部各电位示意图。
[0052]
在本实施例中，对所述存储阵列在进行数据读取时，给选中的目标存储单元，例如存储单元a或存储单元b的位线bl1施加正电压vlim，如0.8v，给该选中的目标存储单元，例如存储单元a或存储单元b所在行的选择栅字线wl1施加大于器件开启电压的正电压vpwr，如2v，并将该目标存储单元，如存储单元a或存储单元b的其余端均接地，即为接电压为0，以通过读取所述选中的目标存储单元的位线bl的电流即可获得所述选中的存储单元中所存储的数据的状态。并且，当对所述选中的目标存储单元进行读取操作时，将阱bulk直接接地vgnd，即，接的电压值为0v。
[0053]
需要说明的是，在本实施例中，所述电压vneg、vlim、vp0、vpwr和vpos的关系可以为vneg《vgnd《vlim《vp0《vpos，其中，vgnd＝0v。具体的，所述电压vneg、vlim、vp0、vpwr和vpos的电压值具体为多少，在本发明中只是示例性的展示，即，所述vneg＝-4v，所述vlim＝0.8v，所述vp0＝1.6v，所述vpwr＝2v，所述vpos＝7v，而在其他情况下则可以根据实际情况设置不同的电压值，对比本发明不做具体限定。
[0054]
因此，以上仅为本发明的优选实施例，并不用于限定本发明。对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
[0055]
综上所述，本发明提出的分栅存储器阵列结构中，具体其包括多个结构相同的存储单元，以在x方向和y方向上分布形成置于阱中的存储阵列，而各所述存储单元均包括以分栅结构形成的一选择管和对称分布在该选择管两侧的两个存储管，且各所述存储单元中的两个存储管的栅极均互联，以使各所述存储单元均作为一个存储位。由于在本发明提供的存储阵列中，每左右相邻的两列存储单元均采用共源连接，即相邻两列中的所有存储单元以共享源极的方式共用一条源线sl，从而使得存储单元的结构更加紧凑，整个存储阵列
简化，并且比每个存储单元设置一条sl、一条bl的结构更加节省面积，进而有效缩减了存储单元的面积，对存储单元的操作也更加简化。
[0056]
需要说明的是，虽然本发明已以较佳实施例披露如上，然而上述实施例并非用以限定本发明。对于任何熟悉本领域的技术人员而言，在不脱离本发明技术方案范围情况下，都可利用上述揭示的技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围。
[0057]
还应当理解的是，除非特别说明或者指出，否则说明书中的术语“第一”、“第二”、“第三”等描述仅仅用于区分说明书中的各个组件、元素、步骤等，而不是用于表示各个组件、元素、步骤之间的逻辑关系或者顺序关系等。
[0058]
此外还应该认识到，此处描述的术语仅仅用来描述特定实施例，而不是用来限制本发明的范围。必须注意的是，此处的以及所附权利要求中使用的单数形式“一个”和“一种”包括复数基准，除非上下文明确表示相反意思。例如，对“一个步骤”或“一个装置”的引述意味着对一个或多个步骤或装置的引述，并且可能包括次级步骤以及次级装置。应该以最广义的含义来理解使用的所有连词。以及，词语“或”应该被理解为具有逻辑“或”的定义，而不是逻辑“异或”的定义，除非上下文明确表示相反意思。此外，本发明实施例中的方法和/或设备的实现可包括手动、自动或组合地执行所选任务。