半导体结构及其形成方法与流程

技术特征：
1.一种半导体结构，包括：存储器层级组件，位于半导体衬底之上且包括导电层和绝缘层的第一部分的至少一个第一交替堆叠体，并且还包括垂直延伸穿过所述至少一个第一交替堆叠体的存储器堆叠体结构，其中所述存储器堆叠体结构中的每一个包括存储器膜和垂直半导体沟道，其中所述导电层包括用于所述存储器堆叠体结构的字线；绝缘深沟沟槽结构，垂直延伸穿过所述存储器层级组件并限定贯穿存储器层级通孔区域的与所述至少一个第一交替堆叠体横向间隔的区域；至少一个第二交替堆叠体，位于所述贯穿存储器层级通孔区域中，其中所述至少一个第二交替堆叠体包含电介质间隔件层和所述绝缘层的第二部分的交替层，并且所述电介质间隔件层中的每一个位于与相应的导电层相同的层级处；以及贯穿存储器层级通孔结构，位于所述贯穿存储器层级通孔区域内且包括导电材料。2.根据权利要求1所述的半导体结构，其中：所述贯穿存储器层级通孔区域的所述区域包括所述绝缘深沟沟槽结构的闭合内周边内的区域；并且所述贯穿存储器层级通孔结构从包含所述存储器层级组件的最顶部表面的第一水平平面和所述存储器层级组件的最底部表面垂直延伸。3.根据权利要求1所述的半导体结构，还包括沿着第一水平方向延伸的多个横向伸长的接触通孔结构，所述多个横向伸长的接触通孔结构将所述存储器层级组件横向分为多个横向间隔开的块。4.根据权利要求3所述的半导体结构，其中：所述多个块包括一组至少三个相邻块，所述一组至少三个相邻块依次包含沿着垂直于所述第一水平方向的第二水平方向布置的第一块、第二块和第三块；并且所述绝缘深沟沟槽结构位于所述第二块的纵向端部上且在所述第一块的阶梯区域与所述第三块的阶梯区域之间，每个所述第一块的阶梯区域和所述第三块的阶梯区域包含阶梯，在所述阶梯中每个下面的导电层沿着所述第一水平方向比所述存储器层级组件内的任何覆盖的导电层延伸得更远。5.根据权利要求4所述的半导体结构，其中后向阶梯电介质材料部分的阶梯底部表面接触所述第一块的阶梯区域和所述第三块的阶梯区域的阶梯区域的阶梯顶表面。6.根据权利要求5所述的半导体结构，其中附加后向阶梯电介质材料部分的阶梯底部表面包括与所述后向阶梯电介质材料部分相同的材料且由所述绝缘深沟沟槽结构与所述后向阶梯电介质材料部分横向间隔，接触所述至少一个第二交替堆叠体的阶梯顶表面。7.根据权利要求3所述的半导体结构，其中：所述多个横向伸长的接触通孔结构中的每一个被绝缘间隔件横向围绕；并且所述绝缘深沟沟槽结构包括绝缘衬垫，所述绝缘衬垫包括与所述存储器膜相同的材料。8.根据权利要求7所述的半导体结构，其中所述绝缘深沟结构包括层堆叠体，所述层堆叠体包含与所述存储器堆叠体结构中的每一个中所包含的层相同的一组层。9.根据权利要求3所述的半导体结构，其中：所述多个横向伸长的接触通孔结构中的每一个被绝缘间隔件横向围绕；并且
所述绝缘深沟沟槽结构包括绝缘衬垫，所述绝缘衬垫包括与所述绝缘间隔件相同的材料。10.根据权利要求9所述的半导体结构，其中所述绝缘深沟沟槽结构包括导电填充部分，所述导电填充部分包括与所述多个横向伸长的接触通孔结构相同的导电材料。11.根据权利要求3所述的半导体结构，其中所述多个横向伸长的接触通孔结构包括源极线，所述源极线接触与相应的水平沟道接触的相应的下层源极区域。12.根据权利要求1所述的半导体结构，其中所述绝缘深沟结构基本上由电介质填充材料部分构成。13.根据权利要求1所述的半导体结构，还包括：半导体器件，位于所述半导体衬底上；下层级金属互连结构，电短接到所述半导体器件的节点并嵌入覆盖所述半导体衬底的至少一个下层级电介质层中；以及平面半导体材料层，覆盖所述至少一个下层级电介质层且包含水平半导体沟道，所述水平半导体沟道连接到所述存储器堆叠体结构内的垂直半导体沟道。14.根据权利要求13所述的半导体结构，还包括上层级金属互连结构，所述上层级金属互连结构覆盖所述存储器层级组件，电耦合到所述相应的字线，并且嵌入至少一个上层级电介质层中，其中所述贯穿存储器层级通孔结构垂直延伸穿过所述存储器层级组件并接触相应对的上层级金属互连结构和下层级金属互连结构；并且其中所述半导体器件包括字线开关器件。15.根据权利要求1所述的半导体结构，其中：所述存储器堆叠体结构包括垂直nand器件的存储器元件；所述导电层包括或电连接到所述垂直nand器件的相应的字线；所述半导体衬底包括硅衬底；所述垂直nand器件包括所述硅衬底之上的单片三维nand串的阵列；所述单片三维nand串的阵列的第一器件层级中的至少一个存储器单元位于所述单片三维nand串的阵列的第二器件层级中的另一存储器单元之上；所述硅衬底，含有集成电路，所述集成电路包括用于所述存储器器件的所述字线驱动器电路和位线驱动器电路；并且所述单片三维nand串的阵列包括：多个半导体沟道，其中所述多个半导体沟道中的每一个的至少一个端部实质上垂直于所述半导体衬底的顶表面延伸；多个电荷存储元件，每个电荷存储元件位于相邻于所述多个半导体沟道中的相应的一个；以及多个控制栅电极，具有条形状，所述条形状实质上平行于所述半导体衬底的顶表面延伸，所述多个控制栅电极至少包括位于所述第一器件层级中的第一控制栅电极和位于所述第二器件层级中的第二控制栅电极。16.一种形成半导体结构的方法，包括：形成半导体衬底之上的绝缘层和电介质间隔件层的至少一个交替堆叠体；
形成穿过所述至少一个交替堆叠体的存储器堆叠体结构，其中所述存储器堆叠体结构中的每一个包括存储器膜和垂直半导体沟道；形成深沟沟槽，所述深沟沟槽限定贯穿存储器层级通孔区域的穿过所述至少一个交替堆叠体的区域，其中所述至少一个交替堆叠体的部分存在于所述贯穿存储器层级通孔区域内；在所述至少一个交替堆叠体的在所述深沟沟槽中的部分保持完整时，用导电层替换所述电介质间隔件层的在所述贯穿存储器层级通孔区域之外的部分，其中所述导电层构成所述存储器堆叠体结构的字线；以及在所述贯穿存储器层级通孔区域内形成贯穿存储器层级通孔结构。17.根据权利要求16所述的方法，还包括，在用所述导电层替换所述电介质间隔件层的在所述贯穿存储器层级通孔区域之外的部分之前，在所述深沟沟槽内形成绝缘深沟沟槽结构，其中所述贯穿存储器层级通孔区域的区域包括所述绝缘深沟沟槽结构的闭合内周边内的区域。18.根据权利要求16所述的方法，还包括：与形成所述深沟沟槽同时形成穿过所述至少一个交替堆叠体的后侧接触沟槽；以及在用所述导电层替换所述绝缘层之前，通过所述后侧接触沟槽在所述深沟沟槽中沉积绝缘衬垫。19.根据权利要求18所述的方法，还包括同时形成所述后侧接触沟槽中的横向伸长的接触通孔结构和所述绝缘衬垫内的导电填充材料部分。20.根据权利要求18所述的方法，还包括，通过沉积和各向异性地蚀刻绝缘材料，同时形成所述后侧接触沟槽中的绝缘间隔件和所述绝缘层上的另一绝缘衬垫。21.根据权利要求16所述的方法，还包括：与形成所述深沟沟槽同时形成延伸穿过所述至少一个交替堆叠体的存储器开口；以及通过沉积和各向异性地蚀刻包含至少一个电介质材料层的层的堆叠体，同时形成每个存储器开口内的存储器膜和所述深沟沟槽中的绝缘衬垫。22.根据权利要求21所述的方法，还包括：在所述存储器膜和所述绝缘衬垫上沉积共形半导体材料层；以及从所述至少一个交替堆叠体上方移除所述共形半导体材料层的部分，其中：所述共形半导体材料层的每个其余部分构成相应的存储器堆叠体结构的垂直半导体沟道；并且所述深沟沟槽中的所述共形半导体材料层的其余部分构成半导体填充材料部分。23.根据权利要求16所述的方法，还包括在用所述导电层替换所述电介质间隔件层的在所述贯穿存储器层级通孔区域之外的部分之前，用电介质材料填充所述深沟沟槽以形成基本上由所述电介质材料构成的深沟沟槽填充结构。24.根据权利要求16所述的方法，还包括：形成阶梯区域，所述阶梯区域包含在所述至少一个交替堆叠体周边的阶梯，其中每个下面的电介质间隔件层沿着第一水平方向比所述至少一个交替堆叠体中的任何覆盖的电介质间隔件层延伸得更远；以及
在所述阶梯区域之上形成后向阶梯电介质材料部分，其中所述深沟沟槽形成在第一阶梯区域之外且在第二阶梯区域之内。25.根据权利要求24所述的方法，其中：所述贯穿存储器层级通孔结构从包含所述至少一个交替堆叠体的其余部分的最顶部表面的第一水平平面和所述至少一个交替堆叠体的最底部表面垂直延伸；并且所述后向阶梯电介质材料部分的其余部分在所述第一阶梯区域中的所述导电层的部分和所述第二阶梯区域中的所述电介质间隔件层的其余部分之上连续地延伸。26.根据权利要求16所述的方法，还包括形成沿着第一水平方向延伸的多个横向伸长的接触通孔结构将所述存储器层级组件横向分为多个横向间隔开的块，其中：所述多个块包括一组至少三个相邻块，所述一组至少三个相邻块依次包含沿着垂直于所述第一水平方向的第二水平方向布置的第一块、第二块和第三块；并且所述深沟沟槽形成在所述第二块的纵向端部上且在所述第一块的阶梯区域与所述第三块的阶梯区域之间，每个所述第一块的阶梯区域和所述第三块的阶梯区域包含阶梯，在所述阶梯中每个下面的导电层沿着所述第一水平方向比所述存储器层级组件内的任何覆盖的导电层延伸得更远。27.根据权利要求16所述的方法，还包括：在所述半导体衬底上形成字线开关半导体器件；形成下层级金属互连结构，所述下层级金属互连结构电短接到所述字线开关半导体器件的节点且嵌入所述半导体衬底之上的至少一个下层级电介质层中；在所述至少一个下层级电介质层之上形成平面半导体材料层，所述平面半导体材料层包含水平半导体沟道，所述水平半导体沟道连接到所述存储器堆叠体结构内的垂直半导体沟道；以及形成上层级金属互连结构，所述上层级金属互连结构覆盖所述存储器层级组件，电耦合到所述字线，并且嵌入至少一个上层级电介质层中，其中所述贯穿存储器层级通孔结构接触相应对的上层级金属互连结构和下层级金属互连结构。28.根据权利要求16所述的方法，其中：所述存储器堆叠体结构包括垂直nand器件的存储器元件；所述导电层包括或电连接到所述垂直nand器件的相应的字线；所述半导体衬底包括硅衬底；所述垂直nand器件包括所述硅衬底之上的单片三维nand串的阵列；所述单片三维nand串的阵列的第一器件层级中的至少一个存储器单元位于所述单片三维nand串的阵列的第二器件层级中的另一存储器单元之上；所述硅衬底含有集成电路，所述集成电路包括用于所述存储器器件的所述字线驱动器电路和位线驱动器电路；并且所述单片三维nand串的阵列包括：多个半导体沟道，其中所述多个半导体沟道中的每一个的至少一个端部实质上垂直于所述半导体衬底的顶表面延伸；多个电荷存储元件，每个电荷存储元件位于相邻于所述多个半导体沟道中的相应的一个；以及
多个控制栅电极，具有条形状，所述条形状实质上平行于所述半导体衬底的顶表面延伸，所述多个控制栅电极至少包括位于所述第一器件层级中的第一控制栅电极和位于所述第二器件层级中的第二控制栅电极。

技术总结
公开了一种半导体结构，包括：存储器层级组件，位于半导体衬底之上且包括导电层和绝缘层的第一部分的至少一个第一交替堆叠体，并且还包括垂直延伸穿过至少一个第一交替堆叠体的存储器堆叠体结构，其中存储器堆叠体结构中的每一个包括存储器膜和垂直半导体沟道，其中导电层包括用于存储器堆叠体结构的字线；绝缘深沟沟槽结构，垂直延伸穿过存储器层级组件并限定贯穿存储器层级通孔区域的与至少一个第一交替堆叠体横向间隔的区域；至少一个第二交替堆叠体，位于贯穿存储器层级通孔区域；以及贯穿存储器层级通孔结构。还公开了形成半导体结构的方法。结构的方法。结构的方法。


技术研发人员：F.富山 Y.水谷 小川裕之 Y.降幡 J.于 J.卡伊 J.刘 J.阿尔斯梅尔
受保护的技术使用者：桑迪士克科技有限责任公司
技术研发日：2016.09.27
技术公布日：2022/11/18