去耦集成电路的制作方法

去耦集成电路
1.相关申请的交叉引用
2.本技术要求于2021年9月7日提交的韩国专利申请no.10-2021-0119141的优先权和由此产生的全部利益，该申请的公开内容以引用方式全文并入本文中。
技术领域
3.本发明构思涉及去耦集成电路。


背景技术：

4.在包括各种集成电路的半导体装置中，存在用于供应各种电源的电力轨。例如，电力轨可将电源电压供应至半导体装置。作为另一示例，电力轨可将地电压供应至半导体装置。这时，从电力轨生成的噪声或不需要的信号可发送至半导体装置内的集成电路。
5.因此，为了防止噪声或不需要的信号被发送至半导体装置内的集成电路，可将去耦集成电路放置在除集成电路放置在半导体装置内的位置以外的位置处。去耦集成电路放置在半导体装置内的集成电路周围，防止不需要的dc信号通过集成电路，并且可帮助ac信号中形成的噪声退出至地电源。
6.需要增加去耦电容，以提高去耦集成电路的去耦性能。


技术实现要素：

7.本发明构思的一些示例实施例提供了具有提高的去耦性能的去耦集成电路。
8.然而，本发明构思的示例实施例不限于本文中阐述的这些。通过参照下面给出的一些示例实施例的详细描述，本发明构思的以上和其它方面将对于本发明构思所属领域的普通技术人员而言将变得更清楚。
9.根据示例实施例，一种去耦集成电路可包括：包括第一有源区和第二有源区的衬底，第一有源区在第一方向上延伸，第二有源区在第一方向上延伸并且在第二方向上与第一有源区间隔开，第二方向与第一方向交叉；第一电力轨，其包括第一电力轨水平延伸部分和第一-1电力轨突起，并且被配置为接收第一电源，第一电力轨水平延伸部分在第二方向上与第一有源区间隔开并且在第一方向上延伸，第一-1电力轨突起在与第二方向相反的第三方向上从第一电力轨水平延伸部分突出；以及第二电力轨，其包括第二电力轨水平延伸部分和第二-1电力轨突起，并且被配置为接收与第一电源不同的第二电源，第二电力轨水平延伸部分在第二方向上与第二有源区间隔开并且在第一方向上延伸，第二-1电力轨突起在第二方向上从第二电力轨水平延伸部分突出。第一-1电力轨突起可与第一有源区重叠，第二-1电力轨突起可与第二有源区的至少一部分重叠，以在第一-1电力轨突起和第二-1电力轨突起之间提供第一去耦电容器。
10.根据示例实施例，一种去耦集成电路可包括：衬底，其包括第一有源区和第二有源区，第一有源区在第一方向上延伸，第二有源区在第一方向上延伸并且在第二方向上与第一有源区间隔开，第二方向与第一方向交叉；第一电力轨，其包括第一电力轨水平延伸部分
和第一-1电力轨突起，并且被配置为接收第一电源，第一电力轨水平延伸部分在第二方向上与第一有源区间隔开并且在第一方向上延伸，第一-1电力轨突起在与第二方向相反的第三方向上从第一电力轨水平延伸部分突出；以及第二电力轨，其包括第二电力轨水平延伸部分和第二-1电力轨突起，并且被配置为接收与第一电源不同的第二电源，第二电力轨水平延伸部分在第二方向上与第二有源区间隔开并且在第一方向上延伸，第二-1电力轨突起在第二方向上从第二电力轨水平延伸部分突出。第一-1电力轨突起可与第一有源区重叠，第二-1电力轨突起可与第二有源区重叠，第一-1电力轨突起和第二-1电力轨突起可在第二方向上间隔开，并且第一-1电力轨突起和第二-1电力轨突起可彼此至少部分地重叠，以提供第一去耦电容器。
11.根据示例实施例，一种去耦集成电路可包括：衬底，其包括第一有源区和第二有源区，第一有源区在第一方向上延伸，第二有源区在第一方向上延伸并且在第二方向上与第一有源区间隔开，第二方向与第一方向交叉；第一电力轨，其包括第一电力轨水平延伸部分和第一-1电力轨突起，并且被配置为接收第一电源，第一电力轨水平延伸部分在第二方向上与第一有源区间隔开并且在第一方向上延伸，第一-1电力轨突起在与第二方向相反的第三方向上从第一电力轨水平延伸部分突出；以及第二电力轨，其包括第二电力轨水平延伸部分、第二-1电力轨突起和第二-2电力轨突起，并且被配置为接收与第一电源不同的第二电源，第二电力轨水平延伸部分在第二方向上与第二有源区间隔开并且在第一方向上延伸，第二-1电力轨突起在第二方向上从第二电力轨水平延伸部分突出，第二-2电力轨突起在第二方向上从第二电力轨水平延伸部分突出并且在第一方向上与第二-1电力轨突起间隔开。第一-1电力轨突起可与第一有源区重叠，第二-1电力轨突起可与第二有源区重叠，第二-1电力轨突起可与第二有源区的至少一部分重叠，并且可在第二方向上与第一-1电力轨突起间隔开，以在第一-1电力轨突起与第二-1电力轨突起之间提供第一去耦电容器，并且第二-2电力轨突起与第二有源区重叠，第一-1电力轨突起和第二-2电力轨突起在第一方向上间隔开，并且第一-1电力轨突起和第二-2电力轨突起彼此至少部分地重叠，以提供第二去耦电容器。
附图说明
12.通过参照附图详细描述本发明构思的一些示例实施例，本发明构思的以上和其它方面和特征将变得更明显，在附图中：
13.图1是示出根据一些示例实施例的包括去耦集成电路的半导体装置的框图。
14.图2是示出去耦集成电路的电路图。
15.图3至图5是示出根据一些示例实施例的被配置为增大去耦电容的去耦集成电路的布局图。
16.图6至图10是示出图3的去耦集成电路的一些层的布局图。
17.图11和图12是沿着图3的切割线a-a’截取的剖视图。
18.图13和图14是沿着图3的切割线b-b’截取的剖视图。
19.图15是示出另一去耦集成电路的电路图。
20.图16是示出根据一些示例实施例的被配置为增大去耦电容的另一去耦集成电路的布局图。
21.图17是示出根据一些示例实施例的另一去耦集成电路的电路图。
22.图18是示出了根据一些示例实施例的被配置为增大去耦电容的另一去耦集成电路的布局图。
具体实施方式
23.图1是示出根据一些示例实施例的包括去耦集成电路的半导体装置的框图。
24.参照图1，半导体装置1可包括去耦集成电路(ic)10。
25.例如，半导体装置1可包括存储器(例如，nand闪速存储器(nand)、触发器电路(flip flop)和/或逆变器(inverter))。
26.半导体装置1中包括的集成电路的示例不限于附图。例如，虽然附图中未示出，但是半导体装置1可包括主从触发器。
27.每个集成电路可包括p阱和n阱。
28.去耦集成电路10可放置在在放置了各种集成电路之后剩余的空间中。去耦集成电路10可减轻或防止从第一电力轨302和/或第二电力轨304生成的噪声进入其它集成电路。另外，去耦集成电路10可减轻或防止从第一电力轨302和/或第二电力轨304生成的不需要的信号穿透其它集成电路。
29.例如，去耦集成电路10用作过滤不需要的噪声dc信号的去耦电容器，并且可能导致作为ac分量的噪声流至地电源(例如，第二电力轨304)。
30.另外，在去耦集成电路10中，每单位面积的去耦电容应该增大，以减小各种集成电路的动态电压降。
31.为此，可执行第一电力轨302和第二电力轨304的结构变化，以增大根据一些示例实施例的去耦集成电路10的去耦电容。
32.首先，将利用电路图描述用作去耦电容器的去耦集成电路。
33.图2是示出去耦集成电路的电路图。
34.参照图1和图2，去耦集成电路包括nmos和pmos。
35.pmos的源极/漏极连接至电源电压(例如，第一电力轨302)。另外，pmos的主体也可连接至电源电压(例如，第一电力轨302)。
36.nmos的源极/漏极连接至地电压(例如，第二电力轨304)。另外，nmos的主体也可连接地电压(例如，第二电力轨304)。
37.另外，pmos和nmos的栅极可连接。
38.在图2的去耦集成电路中，因为仅形成在pmos和nmos的栅极处的电容器用作去耦电容器，所以去耦电容可较小。因此，为了增大图2的去耦集成电路的去耦电容，电源电压(例如，第一电力轨302)和/或地电压(例如，第二电力轨304)的结构可被修改。
39.将利用图3的布局图解释其中第一电力轨302和/或第二电力轨304的结构被修改为增大去耦电容的根据一些示例实施例的去耦集成电路。
40.图3至图5是示出根据一些示例实施例的被配置为增大去耦电容的去耦集成电路的布局图。
41.因为图3的描述也可应用于图4和图5，所以将集中对图3进行描述。为了简单起见，将仅基于与图3的描述不同来提供图4和图5的描述。
42.参照图3，pmos晶体管可形成在在第一方向y上延伸的第一有源区act1上。另外，nmos晶体管可形成在在第一方向y上延伸的第二有源区act2上。第二有源区act2可被放置为在与第一方向y交叉的第二方向x上与第一有源区act1间隔开。
43.作为参考，虽然未示出，但是在第三方向z上从第一有源区act1突出的第一有源引脚可形成在第一有源区act1上。另外，在第三方向z上从第二有源区act2突出的第二有源引脚可形成在第二有源区act2上。
44.去耦集成电路10包括分别在第一有源区act1和第二有源区act2中与第一有源区act1和第二有源区act2重叠的栅极结构200。也就是说，栅极结构200放置在第一有源区act1上和第二有源区act2上，并且形成pmos晶体管pmos的栅极和nmos晶体管nmos的栅极通过其彼此连接的结构。
45.这时，用作去耦电容器的mos电容器可形成在栅极结构200下方。因为可能无法仅通过经栅极结构200形成的去耦电容器来增大去耦电容，所以根据下面描述的一些示例实施例，去耦集成电路10可修改第一电力轨302和/或第二电力轨304的结构，以增大去耦电容。
46.参照图3，去耦集成电路10包括在第二方向x上与第一有源区act1间隔开并且在第一方向y上延伸的第一电力轨302。例如，电源电压vdd可通过第一电力轨302施加。
47.第一电力轨302包括在第一方向y上延伸的第一电力轨水平延伸部分302a。另外，第一电力轨302包括在与第二方向x相反的方向-x上从第一电力轨水平延伸部分302a突出的第一-1电力轨突起302b。另外，第一电力轨302包括在与第二方向x相反的方向-x上从第一电力轨水平延伸部分302a突出并且在第二方向上y与第一-1电力轨突起302b间隔开的第一-2电力轨突起302c。
48.另外，去耦集成电路10包括第二电力轨304。可通过第二电力轨304施加与施加至第一电力轨302的电压不同的电压(例如，地电压gnd)。
49.第二电力轨304包括在第一方向y上延伸并且在第二方向x上与第二有源区act2分开放置的第二电力轨水平延伸部分304a。另外，第二电力轨304包括在第二方向x上从第二电力轨水平延伸部分304a突出的第二-1电力轨突起304b。另外，第二电力轨304包括在第二方向x上从第二电力轨水平延伸部分304a突出并且在第一方向y上与第二-1电力轨突起304b间隔开的第二-2电力轨突起304c。
50.第一-1电力轨突起302b可从第一电力轨水平延伸部分302a起在第二方向x上具有第一长度l1。另外，第一-2电力轨突起302c可从第一电力轨水平延伸部分302a起在第二方向x上具有第二长度l2。另外，第二-1电力轨突起304b可从第二电力轨水平延伸部分304a起在第二方向x上具有第三长度l3。另外，第二-2电力轨突起304c可从第二电力轨水平延伸部分304a起在第二方向x上具有第四长度l4。第一长度l1至第四长度l4可彼此不同，可彼此相同，或者至少一些长度可彼此相同。
51.第一长度l1和第三长度l3可彼此不同。例如，第一长度l1可比第三长度l3长。例如，第一-1电力轨突起302b可与第一有源区act1和/或第二有源区act2的全部或一部分重叠。
52.另外，第二-1电力轨突起304b可与第二有源区act2的至少一部分重叠。也就是说，第一去耦电容器dcap1可通过经第一电力轨302向其供应电力的一部分(第一-1电力轨突起
302b)和经第二电力轨304向其供应地电力的一部分(第二-1电力轨突起304b)形成。这时，第一去耦电容器dcap1可形成在第二有源区act2上。然而，本发明构思不限于此。根据一些示例实施例，第一去耦电容器dcap1可形成在第一有源区act1和第二有源区act2之间的空间中或形成在第一有源区act1上。
53.参照图4的去耦集成电路11，第三长度l3可比第一长度l1长。在该示例实施例中，第一-1电力轨突起302b可与第一有源区act1的至少一部分重叠。
54.另外，第二-1电力轨突起304b可与第二有源区act2和/或第一有源区act1的全部或一部分重叠。也就是说，第一去耦电容器dcap1可通过经第一电力轨302向其供应电力的一部分(第一-1电力轨突起302b)和经第二电力轨304向其供应地电力的一部分(第二-1电力轨突起304b)形成。这时，第一去耦电容器dcap1可形成在第一有源区act1上。然而，本发明构思不限于此。根据一些示例实施例，第一去耦电容器dcap1可形成在第一有源区act1和第二有源区act2之间的空间中或者形成在第二有源区act2上。
55.参照图5的去耦集成电路12，第一长度l1和第三长度l3可相同。在该示例实施例中，第一-1电力轨突起302b可与第一有源区act1重叠。
56.另外，第二-1电力轨突起304b可与第二有源区act2重叠。也就是说，第一去耦电容器dcap1可通过经第一电力轨302向其供应电力的一部分(第一-1电力轨突起302b)和经第二电力轨304向其供应地电力的一部分(第二-1电力轨突起304b)形成。这时，第一去耦电容器dcap1可形成在第一有源区act1和第二有源区act2之间的空间中。然而，本发明构思不限于此。根据一些示例实施例，第一去耦电容器dcap1可形成在第一有源区act1或第二有源区act2上，但不限于此。
57.再参照图3，第二长度l2和第四长度l4可彼此不同。例如，第四长度l4可比第二长度l2长。例如，第二-2电力轨突起304c可与第二有源区act2和/或第一有源区act1的全部或至少一部分重叠。
58.另外，第一-2电力轨突起302c可与第一有源区act1的至少一部分重叠。也就是说，第三去耦电容器dcap3可通过经第一电力轨302向其供应电力的一部分(第一-2电力轨突起302c)和经第二电力轨304向其供应地电力的一部分(第二-2电力轨突起304c)形成。这时，第三去耦电容器dcap3可形成在第一有源区act1上。然而，本发明构思不限于此。根据一些示例实施例，第三去耦电容器dcap3可形成在第一有源区act1和第二有源区act2之间的空间中或者形成在第二有源区act2上。
59.参照图4的去耦集成电路11，第二长度l2可比第四长度l4长。在该示例实施例中，第二-2电力轨突起304c可与第二有源区act2的至少一部分重叠。
60.另外，第一-2电力轨突起302c可与第一有源区act1和/或第二有源区act2的全部或一部分重叠。也就是说，第三去耦电容器dcap3可通过经第一电力轨302向其供应电力的一部分(第一-2电力轨突起302c)和经第二电力轨304向其供应接地电力的一部分(第二-2电力轨突起304c)形成。这时，第三去耦电容器dcap3可形成在第二有源区act2上。然而，本发明构思不限于此。根据一些示例实施例，第三去耦电容器dcap3可形成在第一有源区act1和第二有源区act2之间的空间中或者形成在第一有源区act1上。
61.参照图5的去耦集成电路12，第二长度l2和第四长度l4可相同。在该示例实施例中，第一-2电力轨突起302c可与第一有源区act1重叠。
62.在一些示例实施例中，第二-2电力轨突起304c可与第二有源区act2和/或第一有源区act1重叠。也就是说，第三去耦电容器dcap3可通过经第一电力轨302向其供应电力的一部分(第一-2电力轨突起302c)和经第二电力轨304向其供应地电力的一部分(第二-2电力轨突起304c)形成。这时，第三去耦电容器dcap3可形成在第一有源区act1和第二有源区act2之间的空间中，形成在第一有源区act1上或者形成在第二有源区act2上。
63.再参照图3，可存在其中第一-1电力轨突起302b和第二-2电力轨突起304c彼此重叠的区。也就是说，第二去耦电容器dcap2可通过经第一电力轨302向其供应电力的一部分(第一-1电力轨突起302b)和经第二电力轨304向其供应地电力的一部分(第二-2电力轨突起304c)形成。这时，第二去耦电容器dcap2可形成在第一有源区act1和第二有源区act2之间的空间中。然而，本发明构思不限于此。根据一些示例实施例，第二去耦电容器dcap2可形成在第一有源区act1上或者形成在第二有源区act2上。
64.另外，参照图4，可存在其中第二-1电力轨突起304b和第一-2电力轨突起302c彼此重叠的区。也就是说，第二去耦电容器dcap2可通过经第一电力轨302向其供应电力的一部分(第一-2电力轨突起302c)和经第二电力轨304向其供应地电力的一部分(第二-1电力轨突起304b)形成。这时，第二去耦电容器dcap2可形成在第一有源区act1和第二有源区act2之间的空间中。然而，本发明构思不限于此。根据一些示例实施例，第二去耦电容器dcap2可形成在第一有源区act1上或者形成在第二有源区act2上。
65.再参照图3和图4，在根据一些示例实施例的去耦集成电路10和11中，除通过栅极结构200形成的去耦电容器之外，通过第一电力轨302和第二电力轨304形成额外的去耦电容器(第一去耦电容器dcap1、第二去耦电容器dcap2和第三去耦电容器dcap3)，去耦电容可增大。
66.另外，参照图5，在根据一些示例实施例的去耦集成电路12中，因为除通过栅极结构200形成的去耦电容器之外，通过第一电力轨302和第二电力轨304形成额外的去耦电容器(第一去耦电容器dcap1和第三去耦电容器dcap3)，所以去耦电容可增大。
67.接着，参照图3至图5，去耦集成电路10、11和12可包括源极/漏极穿通件210和212以及体接触件214，它们电连接至第一电力轨302，被供应有电力，并且在第三方向z上延伸。另外，去耦集成电路10、11和12可包括源极/漏极穿通件220和222以及体接触件224，它们电连接至第二电力轨304，被供应有地电力，并且在第三方向z上延伸。
68.将通过将根据一些示例实施例的半导体装置10划分为一些层来描述半导体装置10的布局图。
69.图6至图10是示出图3的去耦集成电路的一些层的布局图。作为参考，毋庸置疑的是，图6至图10的描述可应用于图4和图5。
70.图6是示意性性地示出了图3的一些层(例如，feol(前段制程，front-end-of-line))的布局图。
71.在去耦集成电路10的一些层中，在第一方向y上延伸的第一有源区act1和第二有源区act2被放置为在第二方向x上彼此间隔开。
72.第一有源区act1可为其中形成有p型晶体管的区。第一有源区act1可包括例如掺有n型杂质的阱区。第二有源区act2可为其中形成有n型晶体管的区。例如，第二有源区act2可包括掺有p型杂质的阱区。
73.虽然未示出，但是在第三方向z上从第一有源区act1突出的第一有源引脚可形成在第一有源区act1上。另外，在第三方向z上从第二有源区act2突出的第二有源引脚可形成在第二有源区act2上。第一有源引脚和第二有源引脚可形成为在第二方向x上彼此间隔开。另外，第一有源引脚和第二有源引脚可各自在第一方向y上延伸。
74.参照图7，所述多个单元(例如，第1a单元c1a至第1c单元c1c)的每个有源区在第二方向x上的厚度可彼此不同。
75.例如，可从第1a单元c1a的a1边界至与第2a有源区act2a间隔开的a4边界形成第1a单元c1a的第1a有源区act1a。相似地，可从第1a单元c1a的b1边界至与第1a有源区act1a间隔开的b4边界形成第1a单元c1a的第2a有源区act2a。也就是说，第1a有源区act1a和第2a有源区act2a可在第二方向x上以第一长度d1彼此间隔开放置。
76.可从第1b单元c1b的a1边界至与第2b有源区act2b间隔开的a3边界形成邻近于第1a单元c1a的第1b单元c1b的第1b有源区act1b。相似地，可从第1b单元c1b的b1边界至与第1b有源区act1b间隔开的b3边界形成第1b单元c1b的第2b有源区act2b。也就是说，第1b有源区act1b和第2b有源区act2b可在第二方向x上以第二长度d2彼此间隔开放置。
77.可从第1c单元c1c的a1边界至与第2c有源区act2c间隔开的a2边界形成邻近于第1b单元c1b的第1c单元c1c的第1c有源区act1c。相似地，可从第1c单元c1c的b1边界至与第1c有源区act1c间隔开的b2边界形成第1c单元c1c的第2c有源区act2c。也就是说，第1c有源区act1c和第2c有源区act2c可在第二方向x上以第三长度d3彼此间隔开放置。
78.放置在连续单元中的有源区的形式和放置不限于该附图。
79.参照图8，其为示意性地示出图3的层(例如，mol(中段制程，middle-of-line))的布局图。
80.虽然该附图示出了单个栅极结构200，但是本发明构思不限于此，并且可将多个栅极结构200放置在去耦集成电路10中。
81.虽然该附图中未示出多个源极/漏极，但是多个源极/漏极可在第一方向y上彼此间隔开放置。
82.栅极结构200和源极/漏极可在第一方向y上以1cpp(接触的多节距，contacted poly pitch)彼此间隔开放置。另外，所述多个源极/漏极中的每一个可在第一方向y上以1cpp彼此间隔开放置。
83.参照图9，其为示意性地示出图3的一些层(beol(后段制程，back-end-of-line))的布局图。
84.第一电力轨302包括在第一方向y上延伸的第一电力轨水平延伸部分302a。另外，第一电力轨302包括在与第二方向x相反的方向-x上从第一电力轨水平延伸部分302a突出的第一-1电力轨突起302b。另外，第一电力轨302包括在与第二方向x相反的方向-x上从第一电力轨水平延伸部分302a突出并且在第二方向y上与第一-1电力轨突起302b间隔开的第一-2电力轨突起302c。
85.第二电力轨304包括在第一方向y上延伸的第二电力轨水平延伸部分304a。另外，第二电力轨304包括在第二方向x上从第二电力轨水平延伸部分304a突出的第二-1电力轨突起304b。另外，第二电力轨304包括在第二方向x上从第二电力轨水平延伸部分304a突出并且在第一方向y上与第二-1电力轨突起304b间隔开的第二-2电力轨突起304c。
86.另外，放置电连接在第一电力轨302与源极/漏极之间并且在第三方向z上延伸的源极/漏极穿通件210和212。另外，放置电连接在pmos晶体管的主体和第一电力轨302之间的体接触件214。
87.另外，放置电连接在第二电力轨304与源极/漏极之间并且在第三方向z上延伸的源极/漏极穿通件220/222。另外，放置电连接在nmos晶体管的主体与第二电力轨304之间的体接触件224。
88.虽然该附图仅示出了其上放置有第一电力轨302和第二电力轨304的同一层是单层，但是根据一些示例实施例的去耦集成电路不限于此，并且不同的电力轨可放置在第一电力轨302和第二电力轨304上。下面将结合图10详细解释这一点。
89.参照图10，在其中放置图9的第一电力轨302和第二电力轨304的层(例如，第一层)上还可包括其中第三电力轨306和第四电力轨308在第三方向z上放置的层(例如，第二层)。
90.作为参考，毋庸置疑的是，在第三方向z上放置在其中放置第一电力轨302和第二电力轨304的层(例如，第一层)上的电力轨的层不限于第二层，而是可增加第三层、第四层等。
91.例如，第三电力轨306可在第三方向z上放置在第一电力轨302上，并且第四电力轨308可在第三方向z上放置在第二电力轨304上。
92.第三电力轨306包括在第一方向y上延伸的第三电力轨水平延伸部分306a。第三电力轨306包括在第二方向x的反方向-x上从第三电力轨水平延伸部分306a突出的第三-1电力轨突起306b和第三-2电力轨突起306c。第四电力轨308包括在第一方向y上延伸的第四电力轨水平延伸部分308a。第四电力轨308包括在第二方向x上从第四电力轨水平延伸部分308a突出的第四-1电力轨突起308b和第四-2电力轨突起308c。
93.也就是说，第三-1电力轨突起306b可在其在第三方向z上与图9的第一-1电力轨突起302b重叠的区中形成去耦电容器。
94.另外，第三-2电力轨突起306c可在其在第三方向z上与重叠图9的第二-2电力轨突起304c的区中形成去耦电容器。
95.另外，第四-1电力轨突起308b可在其在第三方向z上与图9的第一-1电力轨突起302b重叠的区中形成去耦电容器。
96.另外，第四-2电力轨突起308c可在其在第三方向z上与图9的第一-2电力轨突起304c重叠的区中形成去耦电容器。
97.因此，根据一些示例实施例的去耦集成电路的去耦电容器的电容可进一步增大。
98.图11和图12是沿着图3的切割线a-a’截取的剖视图。
99.参照图11，根据一些示例实施例的去耦集成电路10可具有包括鳍式图案形状的沟道区的鳍式晶体管(finfet)结构。
100.根据一些示例实施例的鳍式晶体管可形成在衬底100和衬底100上的有源区(例如，第一有源区act1和/或第二有源区act2)上。
101.衬底100可为硅衬底或者绝缘体上硅(soi)。在一些示例实施例中，衬底100可包括但不限于硅锗、sgoi(绝缘体上的硅锗)、锑化铟、铅碲化合物、砷化铟、磷化铟、砷化镓或锑化镓。
102.第一有源区act1和第二有源区act2可沿着第一方向y限定。第一有源区act1和第
二有源区act2可由深沟槽限定。
103.第一有源区act1可为其中形成有p型晶体管的区。例如，第一有源区act1可包括掺有n型杂质的阱区。第一有源区act1可从衬底100突出。第一有源区act1可包括从衬底100生长的外延层。
104.第二有源区act2可为其中形成有n型晶体管的区。例如，第二有源区act2可包括掺有p型杂质的阱区。第二有源区act2可从衬底100突出。第二有源区act2可包括从衬底100生长的外延层。
105.根据一些示例实施例的鳍式晶体管包括栅极结构200(在附图中示出一个，但是可形成多个栅极结构)、源极/漏极区102和103、硅化物层104、第一层间绝缘膜105、第二层间绝缘膜106、第三层间绝缘膜107以及第四层间绝缘膜108。
106.栅极结构200可包括栅极间隔件202、栅极绝缘膜204、栅电极206和封盖图案208。
107.栅极结构200的结构不限于该附图。
108.栅极结构200以及源极/漏极区102和103可在第一有源区act1和第二有源区act2上在第二方向x上延伸。
109.栅极间隔件202可沿着栅极绝缘膜204的两个侧壁在第三方向z上延伸。栅极绝缘膜204可放置在栅电极206与栅极间隔件202之间和封盖图案208下方。封盖图案208可放置在栅电极206和栅极绝缘膜204中的每一个上。栅极间隔件202、栅极绝缘膜204和封盖图案208可包括绝缘材料。
110.源极/漏极区102和103可通过以下步骤形成：去除第一有源区act1和第二有源区act2的一部分以形成凹槽；然后通过外延工艺填充凹槽。源极/漏极区102和103可形成在第一有源区act1和第二有源区act2上。源极/漏极区102和103中的每一个可掺有导电类型与形成在第一有源区act1和第二有源区act2上的半导体图案的导电类型不同的杂质。
111.还包括源极/漏极接触件300a和300b、源极/漏极穿通件210和224、第一-1电力轨突起302b和第二-2电力轨突起304c，以将电信号施加至根据一些示例实施例的鳍式晶体管的源极/漏极区102和103。
112.硅化物层104可放置在源极/漏极区102和103与多个源极/漏极穿通件210和224中的每一个之间。
113.多个源极/漏极穿通件210和224中的每一个可通过硅化物层104电连接至源极/漏极区102和103。多个源极/漏极穿通件210和224中的每一个在第三方向z上形成并且可在第二方向x上延伸。
114.第一层间绝缘膜105可包围栅极结构200以及多个源极/漏极接触件300a和300c。
115.第二层间绝缘膜106可形成在第一层间绝缘膜105上。第二层间绝缘膜106可包围多个源极/漏极接触件300a和300c。
116.第三层间绝缘膜107可形成在第二层间绝缘膜106上。第三层间绝缘膜107可包围多个源极/漏极穿通件210和224。
117.第四层间绝缘膜108可形成在第三层间绝缘膜107上。第四层间绝缘膜108可包围金属线(例如，第一-1电力轨突起302b和第二-2电力轨突起304c)。
118.第一层间绝缘膜105至第四层间绝缘膜108可包括绝缘材料。
119.也就是说，去耦电容器可形成在被施加电源电压的第一-1电力轨突起302b与被供
应地电压的第二-2电力轨突起304c之间。
120.参照图12，根据一些示例实施例的去耦集成电路10可具有包括多个纳米线的晶体管(mbcfet
tm
(多桥沟道场效应晶体管结构)结构或gaa(环绕式栅极)结构。将省略与图11重复的描述，并且将主要描述不同之处。本公开的纳米线可采取线或片的形式。
121.第一纳米线201至第三纳米线205可被放置为在衬底100或者第一有源区act1和第二有源区act2上在第三方向z上依次间隔开。第一纳米线201至第三纳米线205可在第二方向x上延伸。
122.栅电极206、包围栅电极206的栅极绝缘膜204和形成在栅极绝缘膜204的侧壁上的栅极间隔件202可包围第一纳米线201至第三纳米线205中的每一个。
123.虽然在该附图中栅极间隔件202被示为形成为单层膜，但是本发明构思不限于此。换句话说，在一些其它示例实施例中，栅极间隔件202可形成为多层膜。
124.栅极绝缘膜204可放置在栅电极与栅极间隔件202之间、栅电极206与第三纳米线205之间、栅电极206与第二纳米线203之间、栅电极206与第一纳米线201之间、以及栅电极206与第一有源区act1和第二有源区act2之间。
125.源极/漏极区102和103可放置在第一纳米线201至第三纳米线205的至少一侧上。另外，源极/漏极区102和103可与第一纳米线至第三纳米线中的每一个接触。
126.也就是说，去耦电容器可形成在被供应电源电压的第一-1电力轨突起302b与被供应地电压的第二-2电力轨突起304c之间。
127.图13和14是沿着图3的切割线b-b’截取的剖视图。
128.参照图13，多个源极/漏极区102和103中的每一个可形成在衬底100上的第一有源区act1和第二有源区act2中的对应的一个上。将省略与以上描述重叠的描述。
129.多个源极/漏极区102和103中的至少一些可被包括在多个晶体管的源极/漏极区中。形成在第一有源区act1上的源极/漏极区102和形成在第二有源区act2上的源极/漏极区103可掺有彼此不同的导电类型的杂质。
130.单元分离膜250可形成在衬底100上。单元分离膜250可填充区分或限定第一有源区act1和第二有源区act2的深沟槽。单元分离膜250可在第一方向y上延伸。单元分离膜250可包括绝缘材料。
131.源极/漏极接触切割图案150可放置在单元分离膜250上。源极/漏极接触切割图案150可在第一方向y上延伸。源极/漏极接触切割图案150可包括绝缘材料。
132.源极/漏极接触切割图案150可在单元的边界处切割源极/漏极接触件。源极/漏极接触切割图案150可与源极/漏极接触件(例如，第一源极/漏极接触件102a和第二源极/漏极接触件103a)接触。
133.第一源极/漏极上接触件102b形成在第一源极/漏极接触件102a上，并且第一源极/漏极上接触件102b和第一源极/漏极接触件102a可填充由硅化物层104a限定的沟槽。
134.相似地，第二源极/漏极上接触件103b形成在第二源极/漏极接触件103a上，第二源极/漏极上接触件103b和第二源极/漏极接触件103a可填充由硅化物层104b限定的沟槽。
135.第二层间绝缘膜106放置在第一源极/漏极上接触件102b、第一源极/漏极接触件102a、第二源极/漏极上接触件103b和第二源极/漏极接触件103a之间。第二层间绝缘膜106可放置在第一层间绝缘膜105上。
136.源极/漏极穿通件210可放置在第一源极/漏极上接触件102b上。另外，体接触件214可电连接至第一有源区act1。另外，源极/漏极穿通件220可放置于第二源极/漏极上接触件103b上。
137.第一-1电力轨突起302b可放置在源极/漏极穿通件210和体接触件214上，并且第二-1电力轨突起304b可放置在源极/漏极穿通件220上。
138.第三层间绝缘膜107可放置于第二层间绝缘膜106上，并且第四层间绝缘膜108可放置在第三层间绝缘膜107上。
139.也就是说，去耦电容器可形成在被供应电源电压的第一-1电力轨突起302b与被供应地电压的第二-1电力轨突起304b之间。
140.将参照图14主要描述与图13的不同之处。与图13不同，在图14中，硅化物层104a和104b可仅形成在源极/漏极区102和103上。也就是说，硅化物层104a可不形成在第一源极/漏极接触件102a和第一源极/漏极上接触件102b在第二方向x上的外侧壁上。另外，硅化物层104b可不形成在第二源极/漏极接触件103a和第二源极/漏极上接触件103b在第二方向x的反方向-x上的外侧壁上。
141.毋庸置疑的是，根据一些示例实施例的去耦集成电路不限于以上描述，因此也可应用于gaa(环绕栅极)晶体管和平面晶体管。
142.将通过电路图描述用作去耦电容器的另一去耦集成电路。
143.图15是示出另一去耦集成电路的电路图。
144.参照图1和图15，去耦集成电路包括nmos和pmos。
145.pmos的源极连接至电源电压(例如，第一电力轨302)。
146.nmos的源极连接至地电压(例如，第二电力轨304)。
147.另外，pmos的栅极和nmos的漏极彼此连接。
148.另外，nmos的栅极和pmos的漏极彼此连接，并且连接至电源电压(例如，第一电力轨302)。
149.因为仅在用作去耦电容器的pmos和nmos的栅极处形成电容器，所以图15的去耦集成电路可能具有小的去耦电容。因此，为了增大图15的去耦集成电路的去耦电容，可修改与电源电压(例如，第一电力轨302)和/或地电压(例如，第二电力轨304)关联的结构。
150.将通过图16的布局图解释其中第一电力轨302和/或第二电力轨304的结构被修改以增大去耦电容的根据一些示例实施例的去耦集成电路。
151.作为参考，将不解释上面通过图3解释的内容的重复部分。
152.图16是示出根据一些示例实施例的被配置为增大去耦电容的另一去耦集成电路的布局图。
153.参照图16，与图3的去耦集成电路10的栅极结构200不同，去耦集成电路13的栅极结构202和204放置在每个有源区中。
154.例如，第一栅极结构202形成在第一有源区act1上，并且第二栅极结构204形成在第二有源区act2上。
155.这时，在第三方向z上延伸的第一栅极接触件gc1形成在第一栅极结构202上。第一栅极接触件gc1电连接至第一金属线ml1。第一金属线ml1可通过穿通件224连接至nmos的漏极。
156.例如，第一金属线ml1可通过穿通件224连接至第三金属线ml3，第三金属线ml3可通过穿通件226连接至nmos的漏极。
157.另外，在第三方向z上延伸的第二栅极接触件gc2形成在第二栅极结构204上。第二栅极接触件gc2电连接至第二金属线ml2。第二金属线ml2可通过穿通件214从第一电力轨302被供应有电源电压。
158.这时，用作去耦电容器的mos电容器可形成在第一栅极结构202和第二栅极结构204中的每一个下方。然而，仅通过经第一栅极结构202和第二栅极结构204形成的去耦电容器无法充分地增大去耦电容，如通过图3描述的。根据图16示出的示例实施例，可通过修改第一电力轨302和/或第二电力轨304的结构来增大去耦集成电路13的去耦电容。
159.图17是示出另一去耦集成电路的电路图。
160.参照图1和图17，去耦集成电路包括nmos和pmos。
161.pmos的源极连接至电源电压(例如，第一电力轨302)。
162.nmos的源极连接至地电压(例如，第二电力轨304)。
163.另外，pmos的栅极连接至的nmos的漏极。
164.另外，nmos的栅极和pmos的漏极彼此连接。
165.在图17的去耦集成电路中，去耦电容可能较小，这是因为仅将形成在pmos和nmos的栅极处的电容器用作去耦电容器。因此，为了增大图17的去耦集成电路的去耦电容，可修改与电源电压(例如，第一电力轨302)和/或地电压(例如，第二电力轨304)关联的结构。
166.将通过图18的布局图解释其中第一电力轨302和/或第二电力轨304的结构被修改以增大去耦电容的根据一些示例实施例的去耦集成电路。
167.作为参考，将不解释上面通过图3解释的内容的重复部分。
168.图18是示出根据一些示例实施例的被配置为增大去耦电容的另一去耦集成电路的布局图。
169.参照图18，与图3的去耦集成电路10的栅极结构200不同，去耦集成电路14的栅极结构202和204放置在每个有源区上。
170.例如，第一栅极结构202形成在第一有源区act1上，第二栅极结构204形成在第二有源区act2上。
171.这时，在第三方向z上延伸的第一栅极接触件gc1形成在第一栅极结构202上。第一栅极接触件gc1电连接至第一金属线ml1。第一金属线ml1可通过穿通件224连接至第二电力轨222。
172.另外，在第三方向z上延伸的第二栅极接触件gc2形成在第二栅极结构204上。第二栅极接触件gc2电连接至第二金属线ml2。第二金属线ml2可通过穿通件214连接至pmos的漏极。
173.例如，第二金属线ml2可通过穿通件214连接至第三金属线ml3，并且第三金属线ml3可通过穿通件216连接至pmos的漏极。
174.这时，用作去耦电容器的mos电容器可形成在第一栅极结构202和第二栅极结构204中的每一个下方。然而，仅通过经第一栅极结构202和第二栅极结构204形成的去耦电容器可能无法充分地增大去耦电容。根据图18所示的示例实施例，通过修改如通过图3描述的第一电力轨302和/或第二电力轨304的结构可增大去耦电容。
175.虽然已经参考本发明构思的一些示例实施例具体示出和描述了本发明构思，但本领域的普通技术人员将理解，在不脱离如由所附权利要求限定的本发明构思的精神和范围的情况下，可以对其进行形式和细节上的各种改变。因此，期望在所有方面将本示例实施例视为说明性的而非限制性的，参考所附权利要求而非前述描述以指示本发明构思的范围。