像素驱动电路及其驱动方法、显示基板和显示装置与流程

1.本公开涉及显示领域，特别涉及一种像素驱动电路及其驱动方法、显示基板和显示装置。


背景技术：

2.在现有的像素驱动电路工作于低频状态时，由于偏压应力会使驱动晶体管的阈值电压发生偏移，且随着驱动晶体管所受偏压应力的不同，其阈值电压偏移程度也不一致，即驱动晶体管的电学特性不稳定，此时会产生严重的磁滞效应，从而导致残影、闪烁等不良出现。


技术实现要素：

3.第一方面，本公开实施例提供了一种像素驱动电路，包括：数据写入电路、补偿控制电路、发光控制电路、稳压电路和驱动晶体管，所述补偿控制电路与所述驱动晶体管的栅极连接于第一节点，所述补偿控制电路与所述数据写入电路连接于第二节点，所述补偿控制电路、所述发光控制电路、所述稳压电路以及所述驱动晶体管的第二极连接于第三节点；
4.所述数据写入电路，与第一控制信号端和数据线连接，配置为响应于所述第一控制信号端的信号的控制将所述数据线提供的数据电压写入至所述第二节点；
5.所述发光控制电路，与发光控制信号端和发光器件的第一极连接，配置为响应于所述发光控制信号端的信号的控制，来控制所述第三节点与所述发光器件的第一极之间的通断；
6.所述补偿控制电路，与第二控制信号端、第三控制信号端和第三电压输入端连接，配置为响应于所述第二控制信号端的信号的控制来获取所述驱动晶体管的阈值电压，以及响应于所述第三控制信号端的信号的控制将所述第三电压输入端提供的第三电压写入至所述第二节点，并根据所述第二节点处电压变化和所述阈值电压向所述第一节点写入能够对所述驱动晶体管进行阈值补偿的发光电压；
7.所述稳压电路，配置为在所述补偿控制电路向所述第一节点写入所述发光电压时维持所述第三节点处电压的稳定；
8.所述驱动晶体管，其第一极与第一电压输入端连接，配置为根据所述发光电压产生相应的驱动电流。
9.在一些实施例中，所述稳压电路包括：第五晶体管；
10.所述第五晶体管的控制极与第四控制信号端的第一极连接，所述第五晶体管的第一极与所述第三节点连接，所述第五晶体管的第二极与所述第三电压输入端连接。
11.在一些实施例中，所述稳压电路包括：稳压电容；
12.所述稳压电容的第一端与所述第三节点连接，所述稳压电容的第二端与第四电压输入端连接。
13.在一些实施例中，所述第四电压输入端为所述发光控制信号端。
14.在一些实施例中，所述数据写入电路包括第一晶体管；
15.所述第一晶体管的控制极与所述第一控制信号端连接，所述第一晶体管的第一极与所述数据线连接，所述第一晶体管的第二极与所述第二节点连接。
16.在一些实施例中，所述第一晶体管为双栅型低温多晶硅晶体管。
17.在一些实施例中，所述复位补偿电路包括：第二晶体管、第三晶体管和耦合电容；
18.所述第二晶体管的控制极与所述第二控制信号端连接，所述第二晶体管的第一极与所述第一节点连接，所述第二晶体管的第二极与所述第三节点连接；
19.所述第三晶体管的控制极与所述第三控制信号端连接，所述第三晶体管的第一极与所述第三电压输入端连接，所述第三晶体管的第二极与所述第二节点连接；
20.所述耦合电容的第一端与所述第一节点连接，所述耦合电容的第二端与所述第二节点连接。
21.在一些实施例中，所述数据写入电路包括第一晶体管；
22.所述第一晶体管的控制极与所述第一控制信号端连接，所述第一晶体管的第一极与所述数据线连接，所述第一晶体管的第二极与所述第二节点连接；
23.所述第一晶体管为低温多晶硅晶体管，所述第三晶体管为氧化物晶体管；
24.所述第一控制信号端与所述第三控制信号端为同一控制信号端。
25.在一些实施例中，所述像素驱动电路还包括：第一复位电路；
26.所述第一复位电路包括：第六晶体管；
27.所述第六晶体管的控制极与所述第五控制信号端连接，所述第六晶体管的第一极与所述发光器件的第一极连接，所述第六晶体管的第二极与所述第三电压输入端连接；
28.所述第二晶体管和所述第六晶体管均为低温多晶硅晶体管或均为氧化物晶体管；
29.所述第二控制信号端与所述第五控制信号端为同一控制信号端。
30.在一些实施例中，所述第一晶体管为双栅型低温多晶硅晶体管。
31.在一些实施例中，所述发光控制电路包括：第四晶体管；
32.所述第四晶体管的控制极与所述发光控制信号端连接，所述第四晶体管的第一极与所述第三节点连接，所述第四晶体管的第二极与所述发光器件的第一极连接。
33.在一些实施例中，所述像素驱动电路还包括：第一复位电路；
34.所述第一复位电路，与第五控制信号端、所述第三电压输入端和发光器件的第一极连接，配置为响应于所述第五控制信号端的信号的控制将所述第三电压输入端提供的第三电压写入至所述发光器件的第一极。
35.在一些实施例中，所述第一复位电路包括：第六晶体管；
36.所述第六晶体管的控制极与所述第五控制信号端连接，所述第六晶体管的第一极与所述发光器件的第一极连接，所述第六晶体管的第二极与所述第三电压输入端连接。
37.在一些实施例中，所述像素驱动电路还包括：第二复位电路；
38.所述第二复位电路，与第六控制信号端、所述第三电压输入端和所述第一节点连接，配置为响应于所述第六控制信号端的信号的控制将所述第三电压输入端提供的第三电压写入至所述第一节点。
39.在一些实施例中，所述第二复位电路包括：第七晶体管；
40.所述第七晶体管的控制极与所述第六控制信号端连接，所述第七晶体管的第一极
与所述第三电压输入端连接，所述第七晶体管的第二极与所述第一节点连接。
41.在一些实施例中，所述第七晶体管为氧化物晶体管。
42.第二方面，本公开实施例还提供了一种像素驱动电路的驱动方法，所述像素驱动电路为第一方面中提供的所述像素驱动电路，所述驱动方法包括：
43.补偿阶段，所述数据写入电路响应于所述第一控制信号端的信号的控制将所述数据线提供的数据电压写入至所述第二节点，所述补偿控制电路响应于所述第二控制信号端的信号的控制来获取所述驱动晶体管的阈值电压；
44.发光电压写入阶段，所述补偿控制电路响应于所述第三控制信号端的信号的控制将所述第三电压输入端提供的第三电压写入至所述第二节点，并根据所述第二节点处电压变化和所述阈值电压向所述第一节点写入能够对所述驱动晶体管进行阈值补偿的发光电压，所述稳压电路维持所述第三节点处电压的稳定；
45.发光阶段，所述发光控制电路响应于所述发光控制信号端的信号的控制将所述第三节点与所述发光器件的第一极之间导通，所述驱动晶体管根据所述发光电压产生相应的驱动电流，以驱动所述发光器件发光。
46.第三方面，本公开实施例还提供了一种显示基板，包括：如上述第二方面中提供的所述像素驱动电路。
47.第四方面，本公开实施例还提供了一种显示装置，包括：如上述第三方面中提供的所述显示基板。
附图说明
48.图1为本公开实施例提供的像素驱动电路的一种电路结构示意图；
49.图2为本公开实施例提供的像素驱动电路的另一种电路结构示意图；
50.图3a为本公开实施例提供的像素驱动电路的又一种电路结构示意图；
51.图3b为本公开实施例提供的像素驱动电路的再一种电路结构示意图；
52.图4为本公开实施例提供的像素驱动电路的再一种电路结构示意图；
53.图5为图4所示像素驱动电路的一种工作时序图；
54.图6为本公开实施例提供的像素驱动电路的再一种电路结构示意图；
55.图7为本公开实施例提供的像素驱动电路的再一种电路结构示意图；
56.图8为本公开实施例提供的像素驱动电路的再一种电路结构示意图；
57.图9为图7所示像素驱动电路的一种工作时序图；
58.图10为本公开实施例提供的像素驱动电路的再一种电路结构示意图；
59.图11为本公开实施例提供的像素驱动电路的再一种电路结构示意图；
60.图12为图10所示像素驱动电路的一种工作时序图；
61.图13为本公开实施例提供的像素驱动电路的再一种电路结构示意图；
62.图14为本公开实施例提供的像素驱动电路的再一种电路结构示意图；
63.图15为本公开实施例提供的像素驱动电路的再一种电路结构示意图；
64.图16为图15所示像素驱动电路的一种工作时序图；
65.图17为本公开实施例提供的像素驱动电路的再一种电路结构示意图；
66.图18为图17所示像素驱动电路的一种工作时序图；
67.图19为本公开实施例提供的像素驱动电路的再一种电路结构示意图；
68.图20为图19所示像素驱动电路的一种工作时序图；
69.图21为本公开实施例提供的一种像素驱动电路的驱动方法的流程图。
具体实施方式
70.为使本领域的技术人员更好地理解本公开的技术方案，下面结合附图对本公开提供的一种像素驱动电路及其驱动方法、显示基板和显示装置进行详细描述。
71.为使本公开实施例的目的、技术方案和优点更加清楚，下面将结合本公开实施例的附图，对本公开实施例的技术方案进行清楚、完整地描述。显然，所描述的实施例是本公开的一部分实施例，而不是全部的实施例。并且在不冲突的情况下，本公开中的实施例及实施例中的特征可以相互组合。基于所描述的本公开的实施例，本领域普通技术人员在无需创造性劳动的前提下所获得的所有其他实施例，都属于本公开保护的范围。
72.除非另外定义，本公开使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。
73.需要说明的是，在本公开实施例中的所采用的晶体管可以为薄膜晶体管或场效应管或其他具有相同、类似特性的器件，由于采用的晶体管的源极和漏极是对称的，所以其源极、漏极是没有区别的。在本公开实施例中，为区分晶体管的源极和漏极，将其中一极称为第一极，另一极称为第二极，栅极称为控制极。此外按照晶体管的特性区分可以将晶体管分为n型和p型，当采用p型晶体管时，第一极为p型晶体管的源极，第二极为p型晶体管的漏极，n型晶体管的情况相反。本公开中的“有效电平”是指能够控制相应晶体管导通的电平；具体地，针对p型晶体管，其所对应的有效电平为低电平；针对n型晶体管，其所对应的有效电平为高电平。
74.具有内部补偿功能的像素驱动电路的工作过程大致如下：在补偿阶段，获取驱动晶体管的阈值电压；在发光电压写入阶段，根据数据电压和驱动晶体管的阈值电压生成能够对驱动晶体管进行阈值补偿的发光电压，并将该发光电压写入至驱动晶体管的栅极；在发光阶段，将驱动晶体管的漏极与发光器件之间导通，以使得驱动晶体管能够向发光器件输出驱动电流。
75.在相关技术中，在将发光电压写入至驱动晶体管的过程(即发光电压写入阶段)中，驱动晶体管的漏极一般会处于浮接状态(floating)；由于驱动晶体管的栅极与漏极之间存在寄生电容，因此在将发光电压写入至驱动晶体管的过程中，驱动晶体管的漏极处电压会发生相应的变化。驱动晶体管的漏极电压的变化，会使得驱动晶体管所受偏压应力不一致，驱动晶体管的阈值电压会发生严重偏移，从而产生严重的磁滞效应，进而导致残影、闪烁等不良出现。
76.为解决相关技术中存在的至少之一的技术问题，本公开实施例提供了相应的解决方案。
77.本公开中的发光器件是指包括有机发光二极管(organic light emitting diode，简称oled)、发光二极管(light emitting diode，简称led)等电流驱动型的发光元件，本公开实施例中将以发光器件为oled为例进行示例性描述，其中发光器件的第一极和第二极分别是指阳极和阴极。
78.图1为本公开实施例提供的像素驱动电路的一种电路结构示意图，如图1所示，该像素驱动电路包括：数据写入电路1、补偿控制电路2、发光控制电路3、稳压电路4和驱动晶体管dtft，补偿控制电路2与驱动晶体管dtft的栅极连接于第一节点n1，补偿控制电路2与数据写入电路1连接于第二节点n2，补偿控制电路2、发光控制电路3、稳压电路4以及驱动晶体管dtft的第二极连接于第三节点n3。
79.其中，数据写入电路1与第一控制信号端sc1和数据线data连接，数据写入电路1配置为响应于第一控制信号端sc1的信号的控制将数据线data提供的数据电压写入至第二节点n2。
80.发光控制电路3与发光控制信号端em和发光器件oled的第一极连接，发光控制电路3配置为响应于发光控制信号端em的信号的控制，来控制第三节点n3与发光器件oled的第一极之间的通断。
81.补偿控制电路2与第二控制信号端sc2、第三控制信号端sc3和第三电压输入端连接，补偿控制电路2配置为响应于第二控制信号端sc2的信号的控制来获取驱动晶体管dtft的阈值电压，以及响应于第三控制信号端sc3的信号的控制将第三电压输入端提供的第三电压写入至第二节点n2，并根据第二节点n2处电压变化和阈值电压向第一节点n1写入能够对驱动晶体管dtft进行阈值补偿的发光电压。
82.稳压电路4配置为在补偿控制电路2向第一节点n1写入发光电压时维持第三节点n3处电压的稳定。
83.驱动晶体管dtft其第一极与第一电压输入端连接，驱动晶体管dtft配置为根据发光电压产生相应的驱动电流。
84.在本公开实施例中，通过在像素驱动电路内的第三节点n3处设置稳压电路4，该稳压电路4可在补偿控制电路2向驱动晶体管dtft的栅极写入发光电压过程中，减弱、甚至完全消除驱动晶体管dtft的栅极与漏极之间寄生电容对驱动晶体管dtft的漏极处电压的影响，以维持第三节点n3处电压的稳定，从而使得驱动晶体管dtft所受偏压应力基本一致，驱动晶体管dtft的阈值电压基本保持稳定，能够减弱磁滞效应的影响，进而能够有效改善显示装置的残影、闪烁的问题。
85.图2为本公开实施例提供的像素驱动电路的另一种电路结构示意图，如图2所示，在一些实施例中，稳压电路4包括：第五晶体管t5；第五晶体管t5的控制极与第四控制信号端sc4的第一极连接，第五晶体管t5的第一极与第三节点n3连接，第五晶体管t5的第二极与第三电压输入端连接。
86.在补偿控制电路2向驱动晶体管dtft的栅极写入发光电压的过程中，通过第四控制信号端sc4的信号来控制第五晶体管t5导通，以将第三电压输入端所提供的第三电压(至少在发光电压写入阶段为恒定电压)写入至第三节点n3；即，在发光电压写入阶段过程中，第三节点n3处的电压始终为第三电压；也就是说，在发光电压写入阶段，本公开实施例中的稳压电路4能够完全消除驱动晶体管dtft的栅极与漏极之间寄生电容对驱动晶体管dtft的
漏极处电压的影响。
87.图3a为本公开实施例提供的像素驱动电路的又一种电路结构示意图，如图3a所示，与图2中所示稳压电路4包括第五晶体管t5的情况不同，在图3a所示实施例中的稳压电路4包括：稳压电容c2；稳压电容c2的第一端与第三节点n3连接，稳压电容c2的第二端与第四电压输入端连接。其中，第四电压输入端所提供的第四电压至少在发光电压写入阶段为恒定电压。
88.在本公开实施例中，通过在第三节点n3处设置稳压电容c2，可以有效减弱驱动晶体管dtft的栅极与漏极之间寄生电容对第三节点n3处电压的影响，使得在发光电压写入阶段中第三节点n3处的电压仅发生较小的变化或基本保持不变。也就是说，在发光电压写入阶段，本公开实施例中的稳压电路4能够完全有效改善驱动晶体管dtft的栅极与漏极之间寄生电容对驱动晶体管dtft的漏极处电压的影响。
89.图3b为本公开实施例提供的像素驱动电路的再一种电路结构示意图，如图3b所示，在一些实施例中，稳压电容c2的第二端所连接的第四电压输入端为发光控制信号端em。也就是说，可以直接将稳压电容c2的第二端与发光控制电路3所配置的发光控制信号端em进行连接。
90.上述将稳压电容c2的第二端与发光控制信号端em进行连接的设计，其一方面可以有效减少像素驱动电路所需配置的信号种类，有利于简化产品设计；另一方面由于第二电容与发光控制电路3距离相对较近，因此在实际产品中第二电容的第二端与发光控制信号端em的连接较容易实现。
91.图4为本公开实施例提供的像素驱动电路的再一种电路结构示意图，如图4所示，在一些实施例中，数据写入电路1包括第一晶体管t1；其中，第一晶体管t1的控制极与第一控制信号端sc1连接，第一晶体管t1的第一极与数据线data连接，第一晶体管t1的第二极与第二节点n2连接。
92.在一些实施中，位补偿电路包括：第二晶体管t2、第三晶体管t3和耦合电容c1；其中，第二晶体管t2的控制极与第二控制信号端sc2连接，第二晶体管t2的第一极与第一节点n1连接，第二晶体管t2的第二极与第三节点n3连接。第三晶体管t3的控制极与第三控制信号端sc3连接，第三晶体管t3的第一极与第三电压输入端连接，第三晶体管t3的第二极与第二节点n2连接。耦合电容c1的第一端与第一节点n1连接，耦合电容c1的第二端与第二节点n2连接。
93.在一些实施例中，发光控制电路3包括：第四晶体管t4；其中，第四晶体管t4的控制极与发光控制信号端em连接，第四晶体管t4的第一极与第三节点n3连接，第四晶体管t4的第二极与发光器件oled的第一极连接。
94.下面将结合附图来对图4所示像素驱动电路的具体工作过程进行详细描述。图4中示例性给出了像素驱动电路内的晶体管均为p型晶体管的情况，例如像素驱动电路内的所有晶体管均为低温多晶硅(low temperature poly-silicon，简称ltps)晶体管。第一电压输入端提供的第一电压vdd，第二电压输入端提供第二电压vss，第三电压输入端提供第三电压vref。其中，第三电压vref可以等于第一电压vdd或者略小于第一电压vdd。
95.图5为图4所示像素驱动电路的一种工作时序图，如图5所示，图4所示像素驱动电路的工作过程可包括如下几个阶段：
108.＝k*(vref-vdata)2109.其中，k为一个常量(大小与驱动晶体管dtft的电学特性相关)。通过上式可见，驱动晶体管dtft所输出的驱动电流i仅与数据电压vdata和第三电压vref相关，而与驱动晶体管dtft的阈值电压vth无关，从而可避免流过发光器件oled的驱动电流受到阈值电压不均匀和漂移的影响，进而有效的提高了流过发光器件oled的驱动电流的均匀性。
110.需要说明的是，在一些实施例中，也可以无需进行上述复位阶段的过程；即，像素驱动电路的工作过程仅包括上述补偿阶段t2、发光电压写入阶段t3和发光阶段t4。
111.需要说明的是，图4中示例性给出了稳压电路4包括第五晶体管t5的情况。图6为本公开实施例提供的像素驱动电路的再一种电路结构示意图，如图6所示，图6中的数据写入电路1、补偿控制电路2和发光控制电路3的具体电路结构与图4中相同，但图6中的稳压电路4包括稳压电容c2。图6中也仅示例性给出了稳压电容c2的第二端与发光控制信号端em相连的情况。
112.图6所示像素驱动电路的工作时序也可以采用图5中所示，具体过程此处不再赘述。
113.图7为本公开实施例提供的像素驱动电路的再一种电路结构示意图，图8为本公开实施例提供的像素驱动电路的再一种电路结构示意图，如图7和图8所示，在一些实施例中，像素驱动电路不但包括数据写入电路1、补偿控制电路2、发光控制电路3和稳压电路4，还包括：第一复位电路5。
114.其中，第一复位电路5与第五控制信号端sc5、第三电压输入端和发光器件oled的第一极连接，配置为响应于第五控制信号端sc5的信号的控制将第三电压输入端提供的第三电压写入至发光器件oled的第一极。在本公开实施例中，通过设置第一复位电路5，可在复位阶段对发光器件oled的第一极进行复位。
115.在一些实施例中，第一复位电路5包括：第六晶体管t6；第六晶体管t6的控制极与第五控制信号端sc5连接，第六晶体管t6的第一极与发光器件oled的第一极连接，第六晶体管t6的第二极与第三电压输入端连接。
116.图9为图7所示像素驱动电路的一种工作时序图，如图9所示，图7所示像素驱动电路的工作过程可包括：复位阶段t1、补偿阶段t2、发光电压写入阶段t3和发光阶段t4。其中，图9中所示第一控制信号端sc1、第二控制信号端sc2、第三控制信号端sc3、发光控制信号端em和第四控制信号端sc4的工作时序，与图5中所示情况相同，下面仅对第五控制信号端sc5在各阶段的工作时序进行详细描述。
117.在复位阶段t1，第五控制信号端sc5提供的信号为低电平，第六晶体管t6导通，第三工作电压vref通过第六晶体管t6写入至发光器件oled的第一极，以对发光器件oled的第一极进行复位。与此同时，第三工作电压vref还可以通过第四晶体管t4、第二晶体管t2写入至第一节点n1，以对第一节点n1进行复位。在补偿阶段t2、发光电压写入阶段t3和发光阶段t4，第五控制信号端sc5均提供低电平，第六晶体管t6截止。
118.需要说明的是，在一些实施例中，图9中第五控制信号端sc5也可以在补偿阶段t2和/或发光电压写入阶段t3提供低电平，以持续对发光器件oled的第一极进行复位，该种情况也属于本公开的保护范围。
119.图10为本公开实施例提供的像素驱动电路的再一种电路结构示意图，图11为本公
开实施例提供的像素驱动电路的再一种电路结构示意图，如图10和图11所示，在一些实施例中，像素驱动电路不但包括数据写入电路1、补偿控制电路2、发光控制电路3和稳压电路4，还包括：第二复位电路6。
120.第二复位电路6与第六控制信号端sc6、第三电压输入端和第一节点n1连接，第二复位电路6配置为响应于第六控制信号端sc6的信号的控制将第三电压输入端提供的第三电压写入至第一节点n1。在本公开实施例中，通过设置第二复位电路6，可在复位阶段对第一节点n1进行复位，此时无需再利用发光器件oled的第一极处电压来对第一节点n1进行复位，相应地在复位阶段发光控制电路3无需再使得第三节点n3与发光器件oled的第一极之间导通。
121.在一些实施例中，第二复位电路6包括：第七晶体管t7；第七晶体管t7的控制极与第六控制信号端sc6连接，第七晶体管t7的第一极与第三电压输入端连接，第七晶体管t7的第二极与第一节点n1连接。
122.图12为图10所示像素驱动电路的一种工作时序图，如图12所示，图10所示像素驱动电路的工作过程可包括：复位阶段t1、补偿阶段t2、发光电压写入阶段t3和发光阶段t4。其中，图12中所示第一控制信号端sc1、第二控制信号端sc2、第三控制信号端sc3和第四控制信号端sc4的工作时序，与图9中所示第一控制信号端sc1、第二控制信号端sc2、第三控制信号端sc3和第四控制信号端sc4的工作时序相同。下面仅对发光控制信号端em和第六控制信号端sc6在各阶段的工作时序进行详细描述。
123.在复位阶段t1，发光控制信号端em提供的信号处于高电平，第六控制信号端sc6提供的信号处于低电平；第七晶体管t7处于导通状态，第四晶体管t4处于截止状态。第三电压vref通过第七晶体管t7写入至第一节点n1，以对第一节点n1进行复位。
124.在补偿阶段t2和发光电压写入阶段t3，发光控制信号端em提供的信号处于高电平，第六控制信号端sc6提供的信号处于高电平；第七晶体管t7处于截止状态，第四晶体管t4处于截止状态。
125.在发光阶段t4，发光控制信号端em提供的信号处于低电平，第六控制信号端sc6提供的信号处于高电平；第四晶体管t4处于导通状态，第七晶体管t7处于截止状态。
126.图13为本公开实施例提供的像素驱动电路的再一种电路结构示意图，图14为本公开实施例提供的像素驱动电路的再一种电路结构示意图，如图13和图14所示，在一些实施例中，像素驱动电路不但包括数据写入电路1、补偿控制电路2、发光控制电路3和稳压电路4，还同时包括上述第一复位电路5和第二复位电路6。
127.对于图13、图14中数据写入电路1、补偿控制电路2、发光控制电路3、稳压电路4、第一复位电路5和第二复位电路6的具体电路结构的描述，可参见前面实施例中的相应内容，此处不再赘述。图13和图14所示像素驱动电路的具体工作过程可参见前面对图9和图12中所示时序的描述。
128.图15为本公开实施例提供的像素驱动电路的再一种电路结构示意图，如图15所示，在一些实施例中，第一晶体管t1为双栅型低温多晶硅晶体管。低温多晶硅晶体管具有响应速度快的特点，可使得在补偿阶段能够将数据电压vdata快速写入至第二节点n2，以满足高分辨率产品对数据电压写入速度的高要求。同时，低温多晶硅晶体管的双栅结构设计，可有效减少第二节点n2通过第一晶体管t1的漏电。
129.继续参见图15所示，在一些实施例中，在第一晶体管t1为低温多晶硅晶体管(p型晶体管)的同时，第三晶体管t3为氧化物晶体管(n型晶体管，具体可以为低温多晶氧化物晶体管)，第一控制信号端sc1与第三控制信号端sc3为同一控制信号端。氧化物晶体管具有较小的漏电流，可有效减少第二节点n2通过第三晶体管t3的漏电。与此同时，将第一控制信号端sc1与第三控制信号端sc3为设计为同一控制信号端，可以有效减少像素驱动电路所需配置的信号种类，有利于简化产品设计。
130.在一些实施例中，第二晶体管t2和第六晶体管t6均为低温多晶硅晶体管，第二控制信号端sc2与第五控制信号端sc5为同一控制信号端。在本公开中，将第六晶体管t6设计为低温多晶硅晶体管，可使得第三电压vref能够在复位阶段快速的写入至发光器件oled的第一极，因此复位阶段的时长可设计的相对较短，以满足高分辨率产品对复位速度的高要求；将第二晶体管t2设计为低温多晶硅晶体管，可使得在补偿阶段能够快速的获取到驱动晶体管dtft的阈值电压，因此补偿阶段的时长可设计的相对较短，以满足高分辨率产品对补偿速度的高要求；与此同时，将第二控制信号端sc2与第五控制信号端sc5为设计为同一控制信号端，可以有效减少像素驱动电路所需配置的信号种类，有利于简化产品设计。
131.进一步地，考虑到第一节点n1在发光阶段处于浮接状态，而第一节点n1处电压的稳定性直接影响到发光器件oled的发光效果，为此可将与第一节点n1相连的第二晶体管t2设计为双栅型低温多晶硅晶体管，可有效减少第一节点n1通过第二晶体管t2的漏电。
132.图16为图15所示像素驱动电路的一种工作时序图，如图16所示，图16所示像素驱动电路的工作过程可包括如下几个阶段：
133.在复位阶段t1，第一控制信号端sc1(第三控制信号端sc3)提供的信号为高电平，第二控制信号端sc2(第五控制信号端sc5)提供的信号为低电平，发光控制信号端em提供的信号为低电平，第四控制信号端sc4提供的信号为高电平。此时，第二晶体管t2、第三晶体管t3、第四晶体管t4和第六晶体管t6均导通，第一晶体管t1和第五晶体管t5均截止。
134.第三电压vref通过第三晶体管t3写入至第二节点n2，以对第二节点n2进行复位；第三电压vref通过第六晶体管t6写入至发光器件oled的第一极，以对发光器件oled的第一极进行复位，同时还通过第四晶体管t4和第二晶体管t2写入至第一节点n1，以对第一节点n1进行复位。
135.在补偿阶段t2，第一控制信号端sc1(第三控制信号端sc3)提供的信号为低电平，第二控制信号端sc2(第五控制信号端sc5)提供的信号为低电平，发光控制信号端em提供的信号为高电平，第四控制信号端sc4提供的信号为高电平。此时，第一晶体管t1、第二晶体管t2和第六晶体管t6均导通，第三晶体管t3、第四晶体管t4和第五晶体管t5均截止。
136.数据电压vdata通过第一晶体管t1写入至第二节点n2n2；第一电压vdd通过驱动晶体管dtft和第二晶体管t2对第一节点n1进行充电，当第一节点n1处电压为vdd vth时，驱动晶体管dtft截止，充电结束；此时，耦合电容c1的两端电压差为vdd vth-vdata。
137.在发光电压写入阶段t3，第一控制信号端sc1(第三控制信号端sc3)提供的信号为高电平，第二控制信号端sc2(第五控制信号端sc5)提供的信号为高电平，发光控制信号端em提供的信号为高电平，第四控制信号端sc4提供的信号为低电平。此时，第三晶体管t3和第五晶体管t5均导通，第一晶体管t1、第二晶体管t2、第四晶体管t4和第六晶体管t6均截止。
138.第二晶体管t2截止，第一节点n1处于浮接状态。第三电压vref通过第三晶体管t3写入至第二节点n2，第二节点n2处电压由vdata变为vref，在耦合电容c1的自举作用下，第一节点n1处电压由vdd vth变为vdd vth vref-vdata。即，向第一节点n1写入发光电压为vdd vth vref-vdata。
139.在第一节点n1写入发光电压的过程中，由于第五晶体管t5导通，因此第三电压vref通过第五晶体管t5写入第三节点n3，第三节点n3处电压始终维持在vref，即驱动晶体管dtft所受偏压应力基本一致，驱动晶体管dtft的阈值电压基本保持稳定，能够减弱磁滞效应的影响。
140.在发光阶段t4，第一控制信号端sc1(第三控制信号端sc3)提供的信号为高电平，第二控制信号端sc2(第五控制信号端sc5)提供的信号为高电平，发光控制信号端em提供的信号为低电平，第四控制信号端sc4提供的信号为高电平。此时，第三晶体管t3和第四晶体管t4均导通，第一晶体管t1、第二晶体管t2、第五晶体管t5和第六晶体管t6均截止。
141.第三晶体管t3持续向第二节点n2写入第三电压vref，以维持第二节点n2处电压的稳定，有利于维持第一节点n1处电压的稳定；与此同时，驱动晶体管dtft根据自身的栅源电压vgs输出驱动电流i。
142.图17为本公开实施例提供的像素驱动电路的再一种电路结构示意图，如图17所示，在图16所示像素驱动电路的基础上，图17所示像素驱动电路还包括：第二复位电路6，第二复位电路6还包括第七晶体管t7。
143.考虑到第一节点n1在发光阶段处于浮接状态，而第一节点n1处电压的稳定性直接影响到发光器件oled的发光效果，为此可将与第一节点n1相连的第七晶体管t7设计为氧化物晶体管，可有效减少第一节点n1通过第二晶体管t2的漏电。
144.图18为图17所示像素驱动电路的一种工作时序图，如图18所示，图18中所示第一控制信号端sc1(第三控制信号端sc3)、第二控制信号端sc2(第五控制信号端sc5)和第四控制信号端sc4的工作时序，与图16中所示第一控制信号端sc1(第三控制信号端sc3)、第二控制信号端sc2(第五控制信号端sc5)和第四控制信号端sc4的工作时序相同。下面仅对图18中发光控制信号端em和第六控制信号端sc6在各阶段的工作时序进行详细描述。
145.在复位阶段t1，发光控制信号端em提供的信号处于高电平，第六控制信号端sc6提供的信号处于高电平；第七晶体管t7处于导通状态，第四晶体管t4处于截止状态。第三电压vref通过第七晶体管t7写入至第一节点n1，以对第一节点n1进行复位。
146.在补偿阶段t2和发光电压写入阶段t3，发光控制信号端em提供的信号处于高电平，第六控制信号端sc6提供的信号处于低电平；第七晶体管t7处于截止状态，第四晶体管t4处于截止状态。
147.在发光阶段t4，发光控制信号端em提供的信号处于低电平，第六控制信号端sc6提供的信号处于低电平；第四晶体管t4处于导通状态，第七晶体管t7处于截止状态。
148.图19为本公开实施例提供的像素驱动电路的再一种电路结构示意图，如图19所示，与图15中所示第二晶体管t2和第六晶体管t6均为低温多晶硅晶体管不同，图17中所示第二晶体管t2和第六晶体管t6均为氧化物型晶体管，可有效减少第一节点n1通过第二晶体管t2的漏电以及减少发光器件oled的第一极通过第六晶体管t6的漏电。
149.图20为图19所示像素驱动电路的一种工作时序图，如图20所示，图20中所示第一
控制信号端sc1(第三控制信号端sc3)、第四控制信号端sc4和发光控制信号端em的工作时序，与图16中所示第一控制信号端sc1(第三控制信号端sc3)、第四控制信号端sc4和发光控制信号端em的工作时序相同；图20中所示第二控制信号端sc2(第五控制信号端sc5)在各阶段的电平状态，与图16中所示第二控制信号端sc2(第五控制信号端sc5)在各阶段的电平状态相反。具体工作过程此处不再赘述。
150.图15、图17、图19中稳压电压也可以不为上述第五晶体管t5，而是为前面实施例中所涉及的稳压电容c2，此种情况未给出相应附图。
151.需要说明的是，上述各实施例所提供像素驱动电路中的各晶体管可以分别独立选自n型晶体管或p型晶体管，仅通过对晶体管的类型以及对应的时序进行简单变换所得到的技术方案，也应属于本公开的保护范围。另外，在上述所有实施例中，不同技术特征之间可以相互组合，通过技术特征的组合所得到的新技术方案，也应属于本公开的保护范围。
152.基于同一发明构思，本公开实施例还提供了一种像素驱动电路的驱动方法。图21为本公开实施例提供的一种像素驱动电路的驱动方法的流程图，如图21所示，该像素驱动电路为前面实施例所提供的像素驱动电路，对于该像素驱动电路的具体描述可参见前面实施例中的内容，此处不再赘述；该驱动方法包括：
153.步骤s1、在补偿阶段，数据写入电路响应于第一控制信号端的信号的控制将数据线提供的数据电压写入至第二节点，补偿控制电路响应于第二控制信号端的信号的控制来获取驱动晶体管的阈值电压。
154.步骤s2、在发光电压写入阶段，补偿控制电路响应于第三控制信号端的信号的控制将第三电压输入端提供的第三电压写入至第二节点，并根据第二节点处电压变化和阈值电压向第一节点写入能够对驱动晶体管进行阈值补偿的发光电压，稳压电路维持第三节点处电压的稳定。
155.步骤s3、在发光阶段，发光控制电路响应于发光控制信号端的信号的控制将第三节点与发光器件的第一极之间导通，驱动晶体管根据发光电压产生相应的驱动电流，以驱动发光器件发光。
156.对于上述步骤s1～步骤s3的具体描述，可参见前面实施例中的内容，此处不再赘述。
157.在本公开实施例中，通过在像素驱动电路内的第三节点处设置稳压电路，该稳压电路可在补偿控制电路向驱动晶体管的栅极写入发光电压过程中，减弱、甚至完全消除驱动晶体管的栅极与漏极之间寄生电容对驱动晶体管的漏极处电压的影响，以维持第三节点处电压的稳定，从而使得驱动晶体管所受偏压应力基本一致，驱动晶体管的阈值电压基本保持稳定，能够减弱磁滞效应的影响，进而能够有效改善显示装置的残影、闪烁的问题。
158.基于同一发明构思，本公开实施例还提供了一种显示基板，该显示基板包括：像素驱动电路，该像素驱动电路采用前面实施例提供的像素驱动电路，具体描述可参见前面实施例中的内容，此处不再赘述。
159.本公开实施例还提供了一种显示装置，该显示装置包括：显示基板，该显示基板采用前面实施例提供的显示基板。
160.本公开实施例中的显示装置可以为：电子纸、oled面板、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
161.可以理解的是，以上实施方式仅仅是为了说明本公开的原理而采用的示例性实施方式，然而本公开并不局限于此。对于本领域内的普通技术人员而言，在不脱离本公开的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本公开的保护范围。