半导体装置的制作方法

1.本发明涉及半导体技术领域，尤其涉及一种半导体装置。


背景技术：

2.集成电路(integrated circuit)被制造成包括诸如二极管(diode)和晶体管(transistor)的有源装置(active device)以及诸如电容器和电阻电感器的无源装置(passive device)。这些有源装置和无源装置形成在诸如硅芯片的半导体基板上，然后以期望的方式互连(interconnect)。
3.多晶硅电阻器(polysilicon resistor)通常用于这样的半导体应用中，例如数字和模拟电路、模拟数字(analog-to-digital，adc)转换器、数字模拟(digital-to-analog，dac)转换器、rc振荡器、rf后驱动器(post driver)和互补金属氧化物(complimentary metal-oxide)半导体装置。然而，在制造过程中存在多个步骤，包括光刻(photolithography)、图案化(patterning)和注入(implantation)过程的步骤，其中多晶硅电阻器的电阻匹配性能可能会受到影响。
4.因此，需要一种新颖的半导体装置来改善多晶硅电阻器的匹配特性。


技术实现要素：

5.有鉴于此，本发明提供一种半导体装置，以解决上述问题。
6.根据本发明的第一方面，公开一种半导体装置，包括：
7.半导体基板，具有有源区和与该有源区相邻的无源区；
8.多晶硅电阻结构，设置在该无源区的隔离结构上；
9.虚设多晶硅电阻结构，在该隔离结构上，分别设置在该多晶硅电阻结构的相对两侧的外侧；以及
10.多晶硅环状结构，设置于该隔离结构上，环绕该多晶硅电阻结构与该虚设多晶硅电阻结构。
11.根据本发明的第二方面，公开一种半导体装置，包括：
12.半导体基板，具有有源区和由该有源区包围的无源区；
13.多晶硅电阻结构，设置在该无源区的隔离结构上，并沿第一方向延伸；
14.虚设多晶硅电阻结构，沿第二方向排列在该隔离结构上并沿第一方向延伸；以及
15.多晶硅环状结构，设置于该隔离结构上，环绕该多晶硅电阻结构，其中该虚设多晶硅电阻结构沿该第二方向设置于该多晶硅电阻结构与该多晶硅环状结构之间。
16.根据本发明的第三方面，公开一种半导体装置，包括：
17.半导体基板，具有有源区和与该有源区相邻的无源区；
18.虚设多晶硅电阻结构，在该无源区中的隔离结构上；
19.多晶硅电阻结构，设置在该隔离结构上，沿该多晶硅电阻结构的宽度方向夹在该虚设多晶硅电阻结构之间；以及
20.多晶硅环状结构，设置于该隔离结构上，环绕该多晶硅电阻结构，其中该虚设多晶硅电阻结构沿该多晶硅电阻结构的宽度方向设置于该多晶硅环状结构与该多晶硅电阻结构之间。
21.本发明的半导体装置由于包括：半导体基板，具有有源区和与该有源区相邻的无源区；多晶硅电阻结构，设置在该无源区的隔离结构上；虚设多晶硅电阻结构，在该隔离结构上，分别设置在该多晶硅电阻结构的相对两侧的外侧；以及多晶硅环状结构，设置于该隔离结构上，环绕该多晶硅电阻结构与该虚设多晶硅电阻结构。本发明设置围绕多晶硅电阻结构的多晶硅环状结构，可以在形成多晶硅电阻结构过程中，通过多晶硅环状结构及其前身来阻挡显影液流对多晶硅电阻结构的过度蚀刻，从而保证后续形成的多晶硅电阻结构之间的大小或尺寸基本相同，这样后续形成的多晶硅电阻结构之间的电阻可以基本相同，减少或基本消除电阻差异，并且保证多晶硅电阻结构的工作环境几乎相同，避免工作中的意外干扰，改善半导体装置的电阻的匹配特性或性能。
附图说明
22.图1示出了根据本发明的一些实施例的半导体装置的布局；
23.图2a示出了根据一些实施例的沿图1中的虚线a-a'示出的半导体装置的截面图；
24.图2b示出了根据一些实施例的沿图1中的虚线b-b'示出的半导体装置的截面图；
25.图3示出了根据本发明的一些实施例的半导体装置的布局；
26.图4a示出了根据一些实施例的沿图3中的虚线a-a'示出的半导体装置的截面图；
27.图4b示出了根据一些实施例的沿图3中的虚线b-b'示出的半导体装置的截面图；
28.图5示出了根据本发明的一些实施例的用于图案化半导体装置的多晶硅电阻结构的显影工艺(development process)期间显影剂(developer)和曝光的光刻胶(photoresist)的流动的示意图；以及
29.图6示出了根据本发明的一些实施例的半导体装置的多晶硅电阻结构与传统的多晶硅电阻结构之间的匹配结果比较图。
具体实施方式
30.在下面对本发明的实施例的详细描述中，参考了附图，这些附图构成了本发明的一部分，并且在附图中通过图示的方式示出了可以实践本发明的特定的优选实施例。对这些实施例进行了足够详细的描述，以使本领域技术人员能够实践它们，并且应当理解，在不脱离本发明的精神和范围的情况下，可以利用其他实施例，并且可以进行机械，结构和程序上的改变。本发明。因此，以下详细描述不应被理解为限制性的，并且本发明的实施例的范围仅由所附权利要求限定。
31.将理解的是，尽管术语“第一”、“第二”、“第三”、“主要”、“次要”等在本文中可用于描述各种组件、组件、区域、层和/或部分，但是这些组件、组件、区域、这些层和/或部分不应受到这些术语的限制。这些术语仅用于区分一个组件、组件、区域、层或部分与另一区域、层或部分。因此，在不脱离本发明构思的教导的情况下，下面讨论的第一或主要组件、组件、区域、层或部分可以称为第二或次要组件、组件、区域、层或部分。
32.此外，为了便于描述，本文中可以使用诸如“在...下方”、“在...之下”、“在...
下”、“在...上方”、“在...之上”之类的空间相对术语，以便于描述一个组件或特征与之的关系。如图所示的另一组件或特征。除了在图中描述的方位之外，空间相对术语还意图涵盖设备在使用或运行中的不同方位。该设备可以以其他方式定向(旋转90度或以其他定向)，并且在此使用的空间相对描述语可以同样地被相应地解释。另外，还将理解的是，当“层”被称为在两层“之间”时，它可以是两层之间的唯一层，或者也可以存在一个或多个中间层。
33.术语“大约”、“大致”和“约”通常表示规定值的
±
20％、或所述规定值的
±
10％、或所述规定值的
±
5％、或所述规定值的
±
3％、或规定值的
±
2％、或规定值的
±
1％、或规定值的
±
0.5％的范围内。本发明的规定值是近似值。当没有具体描述时，所述规定值包括“大约”、“大致”和“约”的含义。本文所使用的术语仅出于描述特定实施例的目的，并不旨在限制本发明。如本文所使用的，单数术语“一”，“一个”和“该”也旨在包括复数形式，除非上下文另外明确指出。本文所使用的术语仅出于描述特定实施例的目的，并不旨在限制本发明构思。如本文所使用的，单数形式“一个”、“一种”和“该”也旨在包括复数形式，除非上下文另外明确指出。
34.将理解的是，当将“组件”或“层”称为在另一组件或层“上”、“连接至”、“耦接至”或“邻近”时，它可以直接在其他组件或层上、与其连接、耦接或相邻、或者可以存在中间组件或层。相反，当组件称为“直接在”另一组件或层“上”、“直接连接至”、“直接耦接至”或“紧邻”另一组件或层时，则不存在中间组件或层。
35.注意：(i)在整个附图中相同的特征将由相同的附图标记表示，并且不一定在它们出现的每个附图中都进行详细描述，并且(ii)一系列附图可能显示单个项目的不同方面，每个方面都与各种参考标签相关联，这些参考标签可能会出现在整个序列中，或者可能只出现在序列的选定图中。
36.本发明的实施例提供了一种包括多晶硅电阻结构的半导体装置，该多晶硅电阻结构具有通过布置环绕多晶硅电阻结构的多晶硅环结构而实现的改进的电阻匹配特性。在用于形成多晶硅电阻结构和多晶硅环(结构)的光刻胶图案(photoresist pattern)的显影过程(或步骤)(development process)中，用于图案化(patterning)多晶硅环结构的光刻胶图案可以阻挡显影剂(developer)流动中的机械和化学侵蚀，使得用于形成相邻多晶硅电阻结构的光刻胶图案可以在基本相同的显影条件下显影。得到的多晶硅电阻结构可以具有相似的几何尺寸和形状，从而产生预定的电阻值。因此，多晶硅电阻(或电阻器)结构可以具有改进的电阻匹配性能。
37.图1图示了根据本发明的一些实施例的半导体装置500a的布局。图2a示出了根据一些实施例的沿图1中的虚线a-a'示出的半导体装置500a的截面图。图2b示出了根据一些实施例的沿图1中的虚线b-b'示出的半导体装置500a的截面图。为了清楚地显示半导体装置500a的保护层230a、多晶硅电阻结构(polysilicon resistive structure)250、虚设(dummy)多晶硅电阻结构260以及多晶硅环结构270的排列，图1中未显示自对准硅化物层(salicide layer)。根据如图1、2a和2b所示的一些实施例，半导体装置500a包括半导体基板200、多晶硅电阻结构250、虚设多晶硅电阻结构260和多晶硅环结构270。在一些实施例中，半导体基板200可以包括硅，也即半导体基板200可以是硅基板。在替代实施例中，sige、体半导体、应变半导体、化合物半导体、绝缘体上半导体(semiconductor-on-insulator，soi)和其他常用的半导体基板可以用于半导体基板200。通过注入p型或n型杂质，半导体基
板200可以具有期望的导电类型。
38.如图1、2a、2b所示，半导体基板200具有有源区(或区域)202和与有源区202相邻的无源区(或区域)203。在一些实施例中，有源区(或主动区)202可以布置成围绕无源区(或被动区)203。在一些实施例中在实施例中，有源区(active region)202可以提供设置在其中的有源(或主动)电子装置(未示出)，例如场效应晶体管(field effect transistor，fet)、金属氧化物半导体场效应晶体管(metal-oxide semiconductor field effect transistor，mosfet)、互补金属氧化物半导体晶体管(complementary metal-oxide semiconductor transistor，cmos)、双极晶体管、高压晶体管、高频晶体管、存储单元、其他合适的有源装置(或主动装置)和/或它们的组合。
39.如图1所示，有源区202还提供设置在其中的保护环结构(guard ring structure)280。保护环结构280包括阱区208和设置在阱区208上的掺杂区222。保护环结构280的阱区208和掺杂区222都可以电耦接到接地端子gnd(未示出)。在一些实施例中，具有第一导电类型的阱区208形成在有源区202中。具有第一导电类型的掺杂区222形成在阱区208上，邻近半导体基板200的顶表面(上表面)201(例如掺杂区222的上表面与半导体基板200的顶表面齐平)。在一些实施例中，掺杂区222的掺杂浓度大于阱区208的掺杂浓度。因此，如果阱区208用作n型阱区202，则掺杂区222将用作n型重(n )掺杂区(heavily(n )doped region)222。或者，如果阱区208用作p型阱区202，则掺杂区222将用作p型重(p )掺杂区(heavily(p )doped region)222。保护环结构280可以保护位于其内的多晶硅电阻结构250、虚设多晶硅电阻结构260和多晶硅环结构270，保护多晶硅电阻结构250的稳定工作和周围环境的稳定，保证半导体装置工作的稳定性。
40.在一些实施例中，半导体基板200可以具有第一导电类型，其与阱区208和掺杂区222的导电类型相同。例如，半导体基板200用作p型半导体基板200，阱区208用作p型阱(pw)区208，掺杂区222用作p型重(p )掺杂区222。
41.在一些实施例中，半导体基板200可以具有第二导电类型，其不同于阱区208和掺杂区222的导电类型。例如，半导体基板200用作p型在半导体基板200上，阱区208用作n型阱(nw)区208，而掺杂区222用作n型重(n )掺杂区222。
42.在一些实施例中，由有源区202包围(围绕或环绕)的无源区203可以提供设置在其中的无源微电子装置(被动微电子装置)，例如电阻器、电容器、电感器、其他合适的组件和/或其组合。如图1、2a和2b所示，无源区203可以包括设置在其中的隔离结构204。此外，其他隔离结构204可以设置在有源区202附近(例如，围绕有源区202)以限定有源区202并将有源区202与半导体基板200的其他有源区(未示出)电隔离。在一些实施例中，隔离结构204包括浅沟槽隔离(shallow trench isolation，sti)或硅的局部氧化(local oxidation of silicon，locos)。
43.如图1、图2a和图2b所示，多晶硅电阻结构250设置在半导体基板200的无源区203中的隔离结构204上。此外，多晶硅电阻结构250被保护环结构280包围。多晶硅电阻结构250可以具有线形、条形、矩形或其他合适的形状，并且它可以在第一方向402上延伸。因此，第一方向402也可以作为多晶硅电阻结构250的纵长方向(lengthwise direction)。此外，多晶硅电阻结构250可以沿着与第一方向402不同的方向的第二方向404周期性地布置。例如，第二方向404可以基本上垂直于第一方向402。因此，第二方向404也可以作为多晶硅电阻结
构250的宽度方向。(多个)多晶硅电阻结构250可以布置为彼此平行。此外，相邻的多晶硅电阻结构250可以彼此间隔距离d1。根据设计规则，距离d1可以大于或等于相邻多晶硅层之间的最小间距。距离d1可以等于最小设计规则的距离，以满足设计需求并且设置足够的多晶硅电阻结构。在其他实施例中，多晶硅电阻结构250的数量不受限制。单个多晶硅电阻结构250可以设置在隔离结构204上。因此多晶硅电阻结构250可以具有一个或两个或更多。
44.在一些实施例中，如图2a和2b所示，多晶硅电阻结构250可以是单组件(single-component)结构或多组件(multi-component)结构，例如一体成型(一体件)或多组件结合形成。在一些实施例中，多晶硅电阻结构250可以包括介电层210a、多晶硅层212a和间隔物214a。如图2a和2b所示，介电层210a设置在隔离结构204上。介电层210a可以是由任何合适的介电材料、任何合适的高k介电材料和/或它们的组合形成的单层或多层。多晶硅层212a设置在介电层210a上方。在一些实施例中，多晶硅层212a可以是单层或多层，并且它可以掺杂有n型或p型杂质。间隔物(spacer)214a位于多晶硅层212a的相对侧和介电层210a的相对侧。在一些实施例中，间隔件214a可以包括介电材料，例如氮化硅、氧化硅、碳化硅、氮氧化硅、其他合适的材料或它们的组合。在一些实施例中，多晶硅电阻结构250可以电耦接到电源端子(未示出)。
45.如图1、2a和2b所示，虚设多晶硅电阻结构260设置在半导体基板200的无源区203中的隔离结构204上。在一些实施例中，虚设多晶硅电阻结构260分别设置在多晶硅电阻结构250的相对侧220的外侧。因此，至少一对虚设多晶硅电阻结构260可邻近多晶硅电阻结构250的相对侧220设置。此外，虚设多晶硅电阻结构260和多晶硅电阻结构250可具有类似的布置。例如，虚设多晶硅电阻结构260可以沿第二方向404布置在隔离结构204上并在第一方向402上延伸。多晶硅电阻结构250可以沿多晶硅电阻结构250的宽度方向(即第二方向404)夹在虚拟(或虚设)多晶硅电阻结构260之间。在一些实施例中，与多晶硅电阻结构250的相对侧220相邻的虚设多晶硅电阻结构260可以平行于多晶硅电阻结构250。在一些实施例中，多晶硅电阻结构250和虚设多晶硅电阻结构260在图1中所示的俯视图中可以具有相同的形状和尺寸。例如，虚设多晶硅电阻结构260可以具有线形、条形、矩形或其他合适的形状，并且可以在第一方向上延伸402。这样可以使用相同或类似的方式让多晶硅电阻结构250和虚设多晶硅电阻结构260在同样的制程中形成，从而方便制造。让在一些实施例中，虚设多晶硅电阻结构260沿第二方向404(即多晶硅电阻结构250的宽度方向)与相邻的多晶硅电阻结构250隔开距离d2。距离d2可以大于或等于在第二方向404上相邻多晶硅电阻结构250之间的距离d1，以避免虚设多晶硅电阻结构260对多晶硅电阻结构250的正常工作可能的干扰。
46.在一些实施例中，如图2a和2b所示，虚设多晶硅电阻结构260和多晶硅电阻结构250可以包括相似的结构并且可以同时形成。此外，虚设多晶硅电阻结构260可以是单组件结构或多组件结构。在一些实施例中，虚设多晶硅电阻结构260可以包括介电层210b、多晶硅层212b和间隔物214b。如图2a和2b所示，介电层210b设置在隔离结构204上。介电层210b可以是由任何合适的介电材料、任何合适的高k介电材料和/或它们的组合形成的单层或多层。多晶硅层212b设置在介电层210b上方。在一些实施例中，多晶硅层212b可以是单层或多层。在一些实施例中，多晶硅层212b可以掺杂有n型或p型杂质或未掺杂。间隔物214b位于多晶硅层212b的相对侧和介电层210b的相对侧。在一些实施例中，间隔件214b可包括介电材料，例如氮化硅、氧化硅、碳化硅、氮氧化硅、其他合适的材料或它们的组合。在一些实施例
中，虚设多晶硅电阻结构260为电性浮置(electrically floating)。本发明实施例中，多晶硅电阻结构250可以电耦接到电源，而虚设多晶硅电阻结构260为电性浮置，此外虚设多晶硅电阻结构260的数量可以至少为两个，并分别位于一个或多个多晶硅电阻结构250的两侧，以将一个或多个多晶硅电阻结构250夹在中间。虚设多晶硅电阻结构260为电性浮置，用于在制造过程中以及工作中对多晶硅电阻结构250及其前身进行保护。
47.如图1、2a和2b所示，在一些实施例中，多晶硅环结构270设置在隔离结构204上，多晶硅环结构270环绕多晶硅电阻结构250和一对虚设多晶硅电阻结构260。在一些实施例中，如图1所示，多晶硅环结构270是形成为围绕多晶硅电阻结构250和虚设多晶硅电阻结构260的连续环状结构，这样可以利用虚设多晶硅电阻结构260保护其内的多晶硅电阻结构250，不仅可以在制造过程中对多晶硅电阻结构250及其前身进行保护，而且可以保护多晶硅电阻结构250工作时周围环境的稳定，保证多晶硅电阻结构250工作的稳定和可靠。在一些实施例中，虚设多晶硅电阻结构260沿第二方向404(即多晶硅电阻结构250的宽度方向)设置在多晶硅电阻结构250和多晶硅环状结构(多晶硅环结构)270之间。此外，在一个实施例中，虚设多晶硅电阻结构260可以不沿第一方向402(即多晶硅电阻结构250的纵向)设置在多晶硅环状结构(多晶硅环结构)270和多晶硅电阻结构250之间。这样可以仅在与显影液流(结合下图5所示)流动的方向垂直的方向上布置多晶硅环结构270和虚设多晶硅电阻结构260(也即显影液流流动的方向与多晶硅环结构270、虚设多晶硅电阻结构260和多晶硅电阻结构250的长度延伸的方向(第一方向402)垂直)，从而减少多晶硅环结构270的布置，使结构简单。
48.在一些实施例中，多晶硅环结构270与相邻的虚设多晶硅电阻结构260沿第二方向404(即多晶硅电阻结构250的宽度方向)隔开距离d3。在一些实施例中，距离d3可以大于或等于相邻的多晶硅电阻结构250之间沿第二方向404的距离d1。在一些实施例中，距离d3可以大于或等于相邻多晶硅电阻结构250与虚设多晶硅电阻结构260沿第二方向404的距离d2，以在对其内的虚设多晶硅电阻结构260以及多晶硅环结构250进行保护的同时，减少对它们正常工作的打扰或干扰。
49.如图1、图2a和图2b所示，设置在有源区202中的保护环结构280可以环绕多晶硅环结构250、虚设多晶硅电阻结构260和多晶硅环结构270。换句话说，多晶硅环结构270设置在多晶硅电阻结构250和保护环结构280之间。在一些实施例中，多晶硅环结构270和保护环结构280具有相同的形状。例如，从俯视图(如图1所示)看，它们可以具有矩形环形，或者其他合适的形状。因此，在图1的俯视图中，保护环结构280平行于多晶硅环结构270。这样可以使用相同或类似的方式让多晶硅环结构270和保护环结构280在同样的制程中形成，从而方便制造。
50.在一些实施例中，如图2a和2b所示，多晶硅环结构270、多晶硅电阻结构250和虚设多晶硅电阻结构260可以包括相似的结构并且可以同时形成。此外，多晶硅环结构270可以是单组件结构或多组件结构。在一些实施例中，多晶硅环结构270可以包括介电层210c、多晶硅层212c和间隔物214c。如图2a和2b所示，介电层210c设置在隔离结构204上。介电层210c可以是由任何合适的介电材料、任何合适的高k介电材料形成的单层或多层和/或其组合(的结构)。多晶硅层212c设置在介电层210c上方。在一些实施例中，多晶硅层212c可以是单层或多层。在一些实施例中，多晶硅层212c可以掺杂有n型或p型杂质或未掺杂，以使多晶
硅环结构270提供较好的保护作用，降低制造的复杂性。间隔物214c位于多晶硅层212c的相对侧和介电层210a的相对侧。在一些实施例中，间隔件214c可包括介电材料，例如氮化硅、氧化硅、碳化硅、氮氧化硅、其他合适的材料或它们的组合。根据如图1、2a和2b所示的一些实施例，多晶硅环结构260可以电耦接到电源端子(未示出)。
51.在一些实施例中，如图1、2a和2b所示，半导体装置500a还包括设置在多晶硅电阻结构250和虚设多晶硅电阻结构260上的保护层230a。在本实施例中，保护层230a形成为不覆盖多晶硅环结构270。换言之，多晶硅环结构270设置为不被保护层230a覆盖，使得多晶硅环结构270暴露于后续的自对准硅化物工艺，这样在制造的后续制程中可以方便多晶硅环结构270的形成，可以减少额外屏蔽的使用，降低制造复杂性和降低制造成本，并且提高设计的灵活性，提供更加多样的设计选择。如图1和图2b所示，保护层230a可以部分覆盖多晶硅电阻结构250和虚设多晶硅电阻结构260，使得多晶硅电阻结构250的端部(端子)250e和虚设多晶硅电阻结构260的端部260e暴露于随后的自对准硅化物工艺。在其他实施例中，保护层230a可以不覆盖虚设多晶硅电阻结构260。在一些实施例中，保护层230a可以防止在多晶硅电阻结构250上形成硅化物层(自对准硅化物层)。因此，由其上的保护层230a覆盖的多晶硅电阻结构250(多晶硅电阻结构250被保护层230a覆盖在其上)可以提供增加的电阻率，从而提供更多电阻率的选择，增加设计弹性和灵活性。在一些实施例中，保护层230a可以包括任何合适的材料。保护层230a可以包括抗蚀保护氧化物(resist protection oxide，rpo)，例如氧化物层、氮化物层、氧氮化物层、其他合适的层和/或它们的组合。
52.在一些实施例中，如图1、2a和2b所示，半导体装置500a还包括自对准硅化物层218，自对准硅化物层218覆盖从保护层230a暴露的多晶硅电阻结构250、虚设多晶硅电阻结构260和多晶硅环结构270。此外，自对准硅化物层218可以覆盖暴露于保护层230a的保护环结构280中的半导体基板200的顶面(顶表面或上表面)201。更具体地，自对准硅化物层218可以包括自对准硅化物层218a、218b、218c和218d。自对准硅化物层218a部分覆盖多晶硅电阻结构250，例如，自对准硅化物层218a覆盖多晶硅电阻结构250的多晶硅层212a的端部，如图2b所示。此外，自对准硅化物层218b部分覆盖虚设多晶硅电阻结构260，例如，自对准硅化物层218b覆盖虚设多晶硅电阻结构260的多晶硅层212b的端部，如图2b所示。此外，自对准硅化物层218c完全覆盖多晶硅环状(环)结构270的多晶硅层212c，如图2a和2b所示。此外，自对准硅化物层218d覆盖在保护环结构280中的半导体基板200的顶面(顶表面)201，如图2a和2b所示。在一些实施例中，覆盖多晶硅电阻结构250和虚设多晶硅电阻结构260的中心部分的保护层230a与自对准硅化物层218a和218b相邻。通过使用保护层230a，可以方便的形成自对准硅化物层218，并且通过对保护层230a形成位置的调整，可以对应的调整自对准硅化物层218形成位置、面积等，从而提高设计的灵活性，并且提供更加多样的设计选择。
53.在一些实施例中，半导体装置500a还包括设置在自对准硅化物层218上的导电互连结构224，如图1、2a和2b所示。在一些实施例中，导电互连结构224包括导电互连结构224a、224c和224d。更具体地说，导电互连结构224a设置在自对准硅化物层218a上并电耦接到多晶硅电阻结构250。此外，导电互连结构224c设置在自对准硅化物层218c上并且电耦接到多晶硅环结构270。此外，导电互连结构224d设置在硅化物层218d上并电耦接到保护环结构280。因此，多晶硅电阻结构250和多晶硅环结构270可以由对应的自对准硅化物层218和导电互连结构224电耦接到电源端子(未示出)。由于虚设多晶硅电阻结构260是电性浮置，
因此不需要将导电互连结构224设置在虚设多晶硅电阻结构260上。在一些实施例中，导电互连结构224包括形成在半导体上方的触点、通孔和金属线等。在一些实施例中，制造半导体装置500a而不在多晶硅环结构270上形成导电互连结构224c。多晶硅环结构270可以是电性浮置。
54.图3图示了根据本发明的一些实施例的半导体装置500b的布局。图4a示出了根据一些实施例的沿图3中的虚线a-a'示出的半导体装置500b的截面图。图4b示出了根据一些实施例的沿图3中的虚线b-b'示出的半导体装置500b的截面图。为了清楚地显示半导体装置500b的保护层230b、多晶硅电阻结构250、虚设多晶硅电阻结构260和多晶硅环结构270的排列，图3中未示出自对准硅化物层。为简洁起见，下文实施例的与先前参照图1、2a和2b描述的那些相同或相似的组件不再重复。
55.半导体装置500a与半导体封装500b的区别在于，半导体装置500b包括保护层230b，保护层230b部分覆盖多晶硅电阻结构250和虚设多晶硅电阻结构260，并完全覆盖多晶硅环状结构270。因此，后续形成的自对准硅化物层218覆盖多晶硅电阻结构250的端部250e和虚设多晶硅电阻结构260的端部260e，而不覆盖多晶硅环结构270，这样在制造的后续制程中可以方便多晶硅电阻结构250的形成，以形成不同的多晶硅电阻结构250，可以减少额外屏蔽的使用，降低制造复杂性和降低制造成本，并且提高设计的灵活性，提供更加多样的设计选择。另外，导电互连结构224不电耦接到多晶硅环结构270。由于自对准硅化物层218和导电互连结构224没有形成在多晶硅环结构270上方，所以多晶硅环结构270是电性浮置，因此多晶硅环结构270可以提供对多晶硅电阻结构250和虚设多晶硅电阻结构260的保护作用，以保护多晶硅电阻结构250以及半导体装置工作的稳定性。在一些实施例中，半导体封装500b可为多晶硅环结构270提供另一种设计选择。
56.在一些实施例中，本实施例设计的多晶硅环结构270环绕(围绕)半导体装置500a和500b的多晶硅电阻结构250可以通过减少用于形成多晶硅电阻结构250的光刻胶图案的可变性来减少相邻多晶硅电阻结构的电阻失配现象。图5示出了在对根据本发明的一些实施例的半导体装置500a和500b的多晶硅电阻结构250、虚拟(虚设)多晶硅电阻结构260和多晶硅环结构270的多晶硅层进行图案化的显影过程中显影剂和曝光的光刻胶的流动的示意图。图5所示的显影工艺用于显影光刻胶图案300a、300b和300c(光刻胶图案300a、300b和300c的预定尺寸和位置以虚线示出)。光刻胶图案300a、300b和300c可以作为屏蔽用于图案化多晶硅层212和介电层210，以形成多晶硅电阻结构250的多晶硅层212a和介电层210a、虚拟(虚设)多晶硅电阻结构260的多晶硅层212b和介电层210b以及多晶硅环状结构270的多晶硅层212c和介电层210c。其中，光刻胶图案300a可以是后续形成的多晶硅电阻结构250的前身或先前结构，光刻胶图案300b可以是后续形成的虚设多晶硅电阻结构260的前身或先前结构，光刻胶图案300c可以是后续形成的多晶硅环结构270的前身或先前结构。
57.在显影过程中，用于形成多晶硅层212c和围绕多晶硅电阻结构250的多晶硅环结构270的介电层210c的光刻胶图案300c首先直接暴露于显影液流(显影剂流)350以阻挡来自显影液流350的机械和化学侵蚀，而用于形成多晶硅电阻结构250的多晶硅层和介电层的光刻胶图案300a和300b以及被多晶硅环结构270包围的虚设多晶硅电阻结构260被显影剂流350的机械力遮蔽。因此，光刻胶图案300c(图5中的右侧)可以比光刻胶图案300a和300b更窄地显影，并且光刻胶图案300a和300b可以具有基本相同的尺寸，如图5所示。此外，相邻
光刻胶图案300a之间的可变性(variability)可能会进一步减少。在图案化工艺和随后的制造工艺之后，相邻的多晶硅电阻结构250可以具有基本相同的线宽。可以进一步消除相邻多晶硅电阻结构250之间的电阻变化。因此，半导体装置500a和500b的多晶硅电阻结构250可以具有改进的电阻匹配特性。本发明实施例通过增加光刻胶图案300c(对应于后续形成的多晶硅环结构270)，可以阻挡显影液流350对光刻胶图案300a(对应于后续形成的多晶硅电阻结构250)的过度蚀刻，从而保护后续形成的多晶硅电阻结构250的阻抗在设计的合理区间，以及保证后续形成的多个多晶硅电阻结构250之间的大小或尺寸基本相同(或形状大小基本相同)，这样后续形成的多个多晶硅电阻结构250的电阻可以基本相同，减少或基本消除电阻差异，改善半导体装置的电阻的匹配特性或性能。
58.图6示出了根据本发明的一些实施例的半导体装置500a和500b的被多晶硅环状结构270包围的多晶硅电阻结构250与没有被多晶硅环状结构270包围的传统多晶硅电阻结构之间的匹配结果比较图。在一些实施例中，选择多晶硅电阻结构250和具有大约0.5μm的宽度和大约30μm的长度的常规多晶硅电阻结构来测量电阻变化(σ(σ))。如图6所示，由半导体装置500a和500b的多晶硅环结构270包围的多晶硅电阻结构250显示出比没有被多晶硅环结构270包围的常规多晶硅电阻结构更小的电阻变化(σ(σ))(sigma(σ)，标准偏差(σ))。相较于传统的多晶硅电阻结构没有被多晶硅环结构包围，半导体装置500a和500b的多晶硅电阻结构250具有改善的电阻匹配特性。由图6所示可知，具有多晶硅环状结构的半导体装置的电阻变化(σ(σ))较小，而不具有多晶硅环状结构的半导体装置的电阻变化(σ(σ))较大，由此可以说明不具有多晶硅环状结构的半导体装置的多个多晶硅电阻结构之间的电阻差异较大，电阻匹配性能较差；而具有多晶硅环状结构的半导体装置的电阻变化(σ(σ))较小，电阻匹配性能更好。
59.本发明实施例提供了半导体装置500a和500b。半导体装置500a和500b包括半导体基板200、多晶硅电阻结构250、虚设多晶硅电阻结构260和多晶硅环结构270。半导体基板200具有有源区202和与有源区202相邻的无源区203。多晶硅电阻结构250设置在无源区203中的隔离结构204上。虚设多晶硅电阻结构260设置在隔离结构204上，分别设置在多晶硅电阻结构250的相对侧220的外侧。多晶硅环结构270设置在隔离结构204上，围绕多晶硅电阻结构250和虚设多晶硅电阻结构260。在一些实施例中，无源区203被有源区202围绕。在一些实施例中，多晶硅电阻结构250被设置成它在第一方向402上延伸。在一些实施例中，虚设多晶硅电阻结构260沿第二方向404布置在隔离结构204上并在第一方向402上延伸。在一些实施例中，多晶硅电阻结构250沿多晶硅电阻结构205的宽度方向(即第二方向404)夹在虚拟多晶硅电阻结构260之间。在一些实施例中，虚设多晶硅电阻结构260沿多晶硅电阻结构250的宽度方向(即第二方向404)设置在多晶硅环形结构270和多晶硅电阻结构250之间。将光刻胶图案300a(对应于后续形成的多晶硅电阻结构250)围起来的光刻胶图案300c(对应于后续形成的多晶硅环结构270)可以抵挡显影液流350来自四面八方的流向(蚀刻)，控制对光刻胶图案300a的蚀刻度几乎一样，使得后续形成的两个或更多的多晶硅电阻结构250的形状大小几乎一模一样。此外，设置光刻胶图案300b(对应于后续形成的虚设多晶硅电阻结构260)可以控制曝光的一致性，控制光刻胶图案300a的周围环境相同，从而保证对光刻胶图案300a的制造环境相同，保证后续形成的多晶硅电阻结构250的尺寸形状基本相同，从而使得多晶硅电阻结构250的电阻基本相同，减少多个多晶硅电阻结构250的电阻之间的差
异，并且保证多个多晶硅电阻结构的工作环境几乎相同，避免工作中的意外干扰，改善半导体装置的电阻的匹配特性或性能。
60.本发明实施例提供了包括环绕多晶硅电阻结构的多晶硅环结构的半导体装置，使得多晶硅电阻结构具有改进的电阻匹配特性。在根据本发明的一些实施例的半导体装置的多晶硅电阻结构、虚设多晶硅电阻结构和多晶硅环结构的多晶硅层图案化的显影过程中，用于形成包围多晶硅电阻结构的多晶硅环结构的多晶硅层的光刻胶图案(多晶硅环结构的前身)直接暴露于显影液流中以阻挡显影液流的机械和化学侵蚀(或蚀刻)，使得所得的多晶硅电阻结构可以具有基本相同的线宽。可以进一步消除相邻多晶硅电阻结构之间的电阻变化。因此，半导体装置的多晶硅电阻结构可以具有改进的电阻匹配特性。
61.本领域的技术人员将容易地观察到，在保持本发明教导的同时，可以做出许多该设备和方法的修改和改变。因此，上述公开内容应被解释为仅由所附权利要求书的界限和范围所限制。