半导体器件及其制造方法与流程

1.本发明的实施例涉及半导体器件及其制造方法。


背景技术：

2.随着半导体技术的进步，对更高存储容量、更快处理系统、更高性能和更低成本的需求不断增长。为了满足这些需求，半导体工业不断按比例缩小半导体器件(诸如金属氧化物半导体场效应晶体管(mosfet)，包括平面mosfet和鳍式场效应晶体管(finfet))的尺寸。这种按比例缩小增加了半导体制造工艺的复杂性。


技术实现要素：

3.本发明的实施例提供了一种制造半导体器件的方法，包括：在衬底上形成第一鳍结构和第二鳍结构；在第一鳍结构和第二鳍结构上分别形成n型源极/漏极(s/d)区域和p型源极/漏极区域；在n型源极/漏极区域和p型源极/漏极区域上分别形成第一氧化停止层和第二氧化停止层；在第一氧化停止层和第二氧化停止层上分别外延生长第一半导体层和第二半导体层；将第一半导体层和第二半导体层分别转化为第一半导体氧化物层和第二半导体氧化物层；在p型源极/漏极区域上形成第一硅锗化物层；以及在第一硅锗化物层上和n型源极/漏极区域上形成第二硅锗化物层。
4.本发明的另一实施例提供了一种制造半导体器件的方法，包括：在衬底上形成第一鳍结构和第二鳍结构；在第一鳍结构和第二鳍结构上分别形成n型源极/漏极(s/d)区域和p型源极/漏极区域；在n型源极/漏极区域和p型源极/漏极区域上沉积硅化停止层；在p型源极/漏极区域上形成p型功函金属(pwfm)硅化物层；以及在p型功函金属硅化物层和n型源极/漏极区域上形成n型功函金属(nwfm)硅化物层。
5.本发明的又一实施例提供了一种半导体器件，包括：衬底；第一鳍结构与第二鳍结构，设置在衬底上；第一纳米结构层的堆叠件，设置在第一鳍结构的第一部分上；第二纳米结构层的堆叠件，设置在第二鳍结构的第一部分上；第一栅极结构，围绕第一纳米结构层的至少一个；第二栅极结构，围绕第二纳米结构层的至少一个；第一源极/漏极(s/d)区域和第二源极/漏极区域，分别设置在第一鳍结构和第二鳍结构的第二部分上；第一金属硅锗化物层，设置在第一源极/漏极区域上；第二金属硅锗化物层，设置在第一金属硅锗化物层和第二源极/漏极区域上；以及第一接触插塞和第二接触插塞，分别设置在第一金属硅锗化物层和第二金属硅锗化物层上，其中，第一接触插塞的金属与第二接触插塞的金属相同。
附图说明
6.当结合附图阅读时，从以下详细描述最佳理解本发明的各方面。
7.图1a示出了根据一些实施例的半导体器件的等距视图。
8.图1b和图1c示出了根据一些实施例的具有不同接触结构的半导体器件的截面图。
9.图2是根据一些实施例的用于制造具有不同接触结构的半导体器件的方法的流程
图。
10.图3a至图8b、图8c、图9a至图9c和图10a至图16b示出了根据一些实施例的在半导体器件制造工艺的各个阶段处的具有不同接触结构的半导体器件的截面图。
11.图8d和图9d示出了根据一些实施例的在半导体器件制造工艺的各个阶段处的半导体器件的器件特性。
12.图17是根据一些实施例的用于制造具有不同接触结构的半导体器件的另一种方法的流程图。
13.图18a至图24b示出了根据一些实施例的在半导体器件制造工艺的各个阶段处的具有不同接触结构的半导体器件的截面图。
14.现在将参考附图描述说明性实施例。在附图中，相同的参考数字通常表示相同的、功能相似的和/或结构相似的元件。
具体实施方式
15.以下公开提供了许多用于实现所提供主题的不同特征的不同的实施例或示例。下面描述了组件和布置的具体示例以简化本发明。当然，这些仅是示例而不旨在限制。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成附加部件，从而使得第一部件和第二部件可以不直接接触的实施例。如本文所使用的，在第二部件上形成第一部件是指第一部件形成为与第二部件直接接触。此外，本发明可以在各个示例中重复参考数字和/或字母。该重复本身不指示讨论的实施例和/或配置之间的关系。
16.为了便于描述，本文中可以使用诸如“在
…
下方”、“在
…
下面”、“下部”、“在
…
之上”、“上部”等的空间相对术语，以描述如图中所示的一个元件或部件与另一元件或部件的关系。除了图中所示的方位外，空间相对术语旨在涵盖器件在使用或操作中的不同方位。装置可以以其它方式定位(旋转90度或在其它方位)，并且在本文中使用的空间相对描述符可以同样地作相应地解释。
17.应该注意，说明书中参考“一个实施例”、“实施例”、“示例实施例”、“示例性”等表示所描述的实施例可以包括特定部件、结构或特性，但是每个实施例可能不一定包括特定部件、结构或特性。此外，这些短语不一定是指相同的实施例。另外，当结合实施例描述特定部件、结构或特性时，无论是否明确描述，结合其他实施例来实现这种部件、结构或特性都在本领域技术人员的知识范围内。
18.应该理解，本文中的措辞或术语是出于描述而非限制的目的，使得本说明书的术语或措辞应该由相关领域的技术人员根据本文的教导来解释。
19.在一些实施例中，术语“约”和“基本上”可以表示在该值的5％内变化的给定量的值(例如，值的
±
1％、
±
2％、
±
3％、
±
4％、
±
5％)。这些值仅是示例而不旨在是限制性的。术语“约”和“基本上”可以是指相关领域的技术人员根据本文的教导解释的值的百分比。
20.可以通过任何合适的方法图案化本文公开的鳍结构。例如，可以使用一个或多个光刻工艺来图案化鳍结构，包括双重图案化或多重图案化工艺。双重图案化或多重图案化工艺可以结合光刻和自对准工艺，允许创建具有例如比使用单个直接光刻工艺可获得的节距更小的节距的图案。例如，在衬底上方形成牺牲层，并且使用光刻工艺图案化牺牲层。使
用自对准工艺在图案化的牺牲层旁边形成间隔件。然后去除牺牲层，并且然后可以使用剩余的间隔件来图案化鳍结构。
21.本发明提供了具有fet(例如，finfet)(具有彼此不同的源极/漏极(s/d)接触结构)的示例半导体器件，并且提供了形成具有硅化停止层的这种接触结构的示例方法。该示例方法分别在半导体器件的n型fet(nfet)和p型fet(pfet)的鳍结构上形成n型s/d区域和p型s/d区域的阵列。在一些实施例中，n型s/d区域上的接触结构具有与p型s/d区域上的接触结构的硅化物层不同的硅化物层(除非另有说明，本文中也称为“硅锗化物层”)。
22.s/d区域和s/d接触结构之间的接触电阻与s/d区域的材料和s/d接触结构的硅化物层之间的肖特基势垒高度(sbh)成正比。对于n型s/d区域，减小硅化物层的功函值与s/d区域的n型材料的导带能量之间的差可以减小n型s/d区域和s/d接触结构之间的sbh。相反，对于p型s/d区域，减小硅化物层的功函值与s/d区域的p型材料的价带能量之间的差可以减小p型s/d区域和s/d接触结构之间的sbh。在一些实施例中，由于nfet和pfet的s/d区域形成为具有相应的n型材料和p型材料，nfet和pfet的s/d接触结构形成为具有彼此不同的硅化物层以减小s/d接触结构与s/d区域的不同材料之间的接触电阻。
23.在一些实施例中，nfet s/d接触结构形成为具有n型功函金属(nwfm)硅化物层(例如，硅锗化钛)，nwfm硅化物层的功函值比n型s/d区域的价带能量更接近导带能量。相反，pfet s/d接触结构形成为具有p型wfm(pwfm)硅化物层(例如，硅锗化镍或硅锗化钴)，pwfm硅化物层的功函值比p型s/d区域的导带能量更接近价带能量。nwfm硅化物层可以由n型s/d区域和设置在n型s/d区域上的nwfm层之间的硅化反应(或硅化和锗化反应)形成。pwfm硅化物层可以由p型s/d区域和设置在p型s/d区域上的pwfm层之间的硅化反应(或硅化和锗化反应)形成。
24.在一些实施例中，在p型s/d区域上选择性地形成pwfm硅化物层的方法包括在n型s/d区域和p型s/d区域上沉积pwfm层之前，在n型s/d区域上形成硅化停止层。硅化停止层可以防止pwfm层和n型s/d区域之间的硅化反应。在一些实施例中，在n型s/d区域上形成硅化停止层可以包括在n型s/d区域上沉积或外延生长半导体材料(例如，硅或硅锗(sige))以及氧化半导体材料。相比于与pwfm层的金属原子，半导体材料与氧原子具有更强的化学键。结果，硅化停止层的被氧化的半导体材料不与pwfm层的金属反应并且防止pwfm层的金属与硅化停止层下面的n型s/d区域之间的化学相互作用。在一些实施例中，可以在硅化停止层和n型s/d区域之间沉积或外延生长氧化停止层，以保护n型s/d区域的材料免受硅化停止层的形成期间的氧化的影响。
25.图1a示出了根据一些实施例的具有nfet 102n和pfet 102p的半导体器件100的等距视图。图1b示出了沿着图1a的线a-a的nfet 102n的截面图。图1c示出了沿着图1a的线b-b的pfet 102p的截面图。图1b和图1c示出了半导体器件100的截面图，其中为简单起见，未在图1a中示出附加结构。除非另有说明，具有相同标注的nfet 102n和pfet 102p的元件的讨论彼此适用。
26.参考图1a，nfet 102n可以包括设置在鳍结构106n上的栅极结构112n的阵列，并且pfet 102p可以包括设置在鳍结构106p上的栅极结构112p的阵列。nfet 102n还可以包括由栅极结构112n围绕的纳米结构沟道区域121的堆叠件和设置在鳍结构106n的未由栅极结构112n覆盖的部分上的s/d区域110n(在图1a中可见s/d区域110n中的一个)的阵列。类似地，
pfet 102p还可以包括由栅极结构112p围绕的纳米结构沟道区域121的堆叠件和设置在鳍结构106p的未由栅极结构112p覆盖的部分上的外延s/d区域110p(在图1a中可见s/d区域110p中的一个)的阵列。如本文所用的，术语“纳米结构”将结构、层和/或区域限定为具有小于约100nm(例如，约90nm、约50nm、约10nm或小于约100nm的其他值)的水平尺寸(例如，沿着x轴和/或y轴)和/或垂直尺寸(例如，沿着z轴)。
27.半导体器件100还可以包括栅极间隔件114、浅沟槽隔离(sti)区域116、蚀刻停止层(esl)117和层间介电(ild)层118。ild层118可以设置在esl 117上。esl 117可以被配置为保护栅极结构112n和112p和/或s/d区域110n和110p。在一些实施例中，栅极间隔件114、sti区域116、esl 117和ild层118可以包括绝缘材料，诸如氧化硅、氮化硅(sin)、碳氮化硅(sicn)、碳氮氧化硅(siocn)和氧化硅锗。
28.半导体器件100可以形成在衬底104上，其中nfet 102n和pfet 102p形成在衬底104的不同区域上。在衬底104上的nfet 102n和pfet 102p之间可以形成其他fet和/或结构(例如，隔离结构)。衬底104可以是半导体材料，诸如硅、锗(ge)、硅锗(sige)、绝缘体上硅(soi)结构和它们的组合。另外，衬底104可以掺杂有p型掺杂剂(例如，硼、铟、铝或镓)或n型掺杂剂(例如，磷或砷)。在一些实施例中，鳍结构106n-106p可以包括类似于衬底104的材料并且沿着x轴延伸。
29.参考图1b至图1c，nfet 102n、pfet 102p可以包括纳米结构沟道区域121、栅极结构112n-112p、s/d区域110n-110p和设置在s/d区域110n-110p上的s/d接触结构120n-120p的堆叠件。
30.在一些实施例中，纳米结构沟道区域121可以包括与衬底104类似或不同的半导体材料。在一些实施例中，纳米结构沟道区域121可以包括si、sias、磷化硅(sip)、sic、sicp、sige、硅锗硼(sigeb)、锗硼(geb)、硅锗锡硼(sigesnb)、iii-v族半导体化合物或其他合适的半导体材料。虽然示出了纳米结构沟道区域121的矩形横截面，但是纳米结构沟道区域121可以具有其他几何形状(例如，圆形、椭圆形、三角形或多边形)的横截面。
31.在一些实施例中，栅极结构112n-112p可以是多层结构并且可以围绕纳米结构沟道区域121中的每个，由此栅极结构112n-112p可以被称为“全环栅(gaa)结构”或“水平全环栅(hgaa)结构”。nfet 102n可以被称为“gaa fet 102n”或“gaa nfet 102n”，并且pfet 102n可以被称为“gaa fet 102p”或“gaa pfet 102p”。围绕纳米结构沟道区域121的栅极结构112n-112p的部分可以通过内部间隔件113与相邻的s/d区域110n-110p电隔离。内部间隔件113可以包括类似于栅极间隔件114的材料。在一些实施例中，nfet 102n、pfet 102p可以是finfet并且具有鳍区域(未示出)而不是纳米结构沟道区域121。
32.在一些实施例中，栅极结构112n-112p中的每个可以包括界面氧化物(io)层122、设置在io层122上的高k(hk)栅极介电层124、设置在hk栅极介电层124上的功函金属(wfm)层126、设置在wfm层126上的栅极金属填充层128、设置在hk栅极介电层124、wfm层126和栅极金属填充层128上的导电覆盖层130以及设置在导电覆盖层130上的绝缘覆盖层132。
33.io层122可以包括氧化硅(sio2)、氧化硅锗(sigeo
x
)或氧化锗(geo
x
)。hk栅极介电层124可以包括高k介电材料，诸如氧化铪(hfo2)、氧化钛(tio2)、氧化铪锆(hfzro)、氧化钽(ta2o3)、硅酸铪(hfsio4)、氧化锆(zro2)和硅酸锆(zrsio2)。栅极结构112n的wfm层126可以包括钛铝(tial)、碳化钛铝(tialc)、钽铝(taal)、碳化钽铝(taalc)、al掺杂的ti、al掺杂的
tin、al掺杂的ta、al掺杂的tan、它们的组合或其他合适的al衬底料。栅极结构112p的wfm层126可以包括基本上无铝(例如，没有铝)的钛基或钽基氮化物或合金，诸如氮化钛(tin)、氮化钛硅(tisin)、钛金(ti-au)合金、钛铜(ti-cu)合金、氮化钽(tan)、氮化钽硅(tasin)、钽金(ta-au)合金、钽铜(ta-cu)和它们的组合。栅极金属填充层128可以包括合适的导电材料，诸如钨(w)、ti、银(ag)、钌(ru)、钼(mo)、铜(cu)、钴(co)、al、铱(ir)、镍(ni)、金属合金和它们的组合。
34.绝缘覆盖层132保护下面的导电覆盖层130在半导体器件的后续处理期间免受结构和/或组分退化。在一些实施例中，绝缘覆盖层132可以包括氮化物材料(诸如氮化硅)并且可以具有约5nm至约10nm的厚度以充分保护下面的导电覆盖层130。
35.导电覆盖层130在栅极金属填充层128和栅极接触结构(未示出)之间提供导电界面以将栅极金属填充层128电连接至栅极接触结构，而不在栅极金属填充层128正上方或栅极金属填充层128内形成栅极接触结构。栅极接触结构不形成在栅极金属填充层128正上方或栅极金属填充层128内，以防止由用于形成栅极接触结构的任何处理材料引起的污染。栅极金属填充层128的污染会导致器件性能的退化。因此，通过使用导电覆盖层130，栅极结构112n-112p可以电连接至栅极接触结构而不损害栅极结构112n-112p的完整性。
36.在一些实施例中，导电覆盖层130可以具有约4nm至约5nm的厚度，用于在栅极金属填充层128和栅极接触结构之间充分提供导电界面，而不损害器件尺寸和制造成本。在一些实施例中，为了充分保护下面的导电覆盖层130，导电覆盖层130的厚度与绝缘覆盖层132的厚度之间的比率可以在从约1:1至约1:2的范围内。在一些实施例中，导电覆盖层130可以包括金属材料，诸如w、ru、ir、mo、其他合适的金属材料和它们的组合。在一些实施例中，可以使用五氯化钨(wcl5)或六氯化钨(wcl6)的前体气体形成导电覆盖层130，并且因此，导电覆盖层130可以包括具有氯原子杂质的钨。氯原子杂质的浓度可以在每个导电覆盖层130中的原子的总浓度的约1原子百分比至约10原子百分比的范围内。
37.参考图1b，s/d区域110n可以包括外延层的堆叠件
‑‑‑
在鳍结构106n上外延生长的轻掺杂(ld)n型层(未示出)和在ld n型层上外延生长的重掺杂(hd)n型层(未示出)。在一些实施例中，ld n型层和hd n型层可以包括外延生长的半导体材料(诸如硅)和n型掺杂剂(诸如磷和其他合适的n型掺杂剂)。ld n型层可以包括从约10
15
个原子/cm3至约10
18
个原子/cm3的范围内的掺杂浓度，该掺杂浓度低于hd n型层的掺杂浓度，hd n型层的掺杂浓度可以在从约10
19
个原子/cm3至约10
23
个原子/cm3的范围内。在一些实施例中，hd n型层比ld n型层厚。
38.参考图1c，s/d区域110p可以包括外延层的堆叠件
‑‑‑
在鳍结构106p上外延生长的ld p型层(未示出)和在ld p型层上外延生长的hd p型层(未示出)。在一些实施例中，ld p型层和hd p型层可以包括外延生长的半导体材料(诸如sige)和p型掺杂剂(诸如硼和其他合适的p型掺杂剂)。ld p型层可以包括从约10
15
个原子/cm3至约10
18
个原子/cm3的范围内的掺杂浓度，该掺杂浓度低于hd p型层的掺杂浓度，hd p型层的掺杂浓度可以在从约10
19
个原子/cm3至约10
23
个原子/cm3的范围内。在一些实施例中，ld p型层可以包括从约5原子百分比至约45原子百分比的范围内的ge浓度，该ge浓度低于hd p型层的ge浓度，hd p型层的ge浓度可以在从约50原子百分比至约80原子百分比的范围内。在一些实施例中，hd p型层比ld p型层厚。
102p。因此，可以理解，可以在方法200之前、期间和之后提供附加工艺，并且在本文中可能仅简要描述一些其他工艺。上面描述了具有与图1a至图1c中的元件相同的标注的图3a至图8b、图8c至图8d、图9a至图9d和图10a至图16b中的元件。
44.参考图2，在操作205中，在鳍结构上形成超晶格结构，并且在用于nfet和pfet的超晶格结构上形成多晶硅结构。例如，如图3a至图3b所示，在鳍结构106n-106p上形成超晶格结构323，在超晶格结构323上形成多晶硅结构312n-312p。超晶格结构323可以包括以交替配置布置的纳米结构层121和321。在一些实施例中，纳米结构层121和321包括彼此不同的材料。纳米结构层321也称为牺牲层321。在后续处理期间，可以在栅极替换工艺中替换多晶硅结构312n-312p和牺牲层321以形成栅极结构112n-112p。
45.参考图2，在操作210中，在鳍结构上形成n型s/d区域和p型s/d区域。例如，如图3a至图3b所示，在鳍结构106n-106p上形成s/d区域110n-110p。在一些实施例中，s/d区域110n-110p可以外延生长在鳍结构106n-106p上。如图3a至图3b所示，在形成s/d区域110n-110p之前，可以在超晶格结构323中形成内部间隔件113。如图3a至图3b所示，在形成s/d区域110n-110p之后，可以形成esl 117和ild层118。
46.参考图2，在操作215中，用栅极结构替换多晶硅结构和牺牲层。例如，如参考图4a至图6b所描述的，用栅极结构112n-112p替换多晶硅结构312n-312p和牺牲层321。栅极结构112n-112p的形成可以包括以下顺序操作：(i)从图3a至图3b的结构中去除多晶硅结构312n-312p和牺牲层321，以形成栅极开口(未示出)，(ii)如图4a至图4b所示，在栅极开口内形成io氧化物层122，(iii)如图4a至图4b所示，在io氧化物层122上形成hk栅极介电层124，(iv)如图4a至图4b所示，在hk栅极介电层124上形成wfm层126，(v)如图4a至图4b所示，在wfm层126上形成栅极金属填充层128，(vi)如图5a至图5b所示，蚀刻栅极间隔件114、hk栅极介电层124、wfm层126和栅极金属填充层，(vii)如图6a至图6b所示，在hk栅极介电层124、wfm层126和栅极金属填充层上形成导电覆盖层130，(viii)如图6a至图6b所示，在导电覆盖层130上形成绝缘覆盖层132。
47.参考图2，在操作220中，在n型s/d区域和p型s/d区域上形成接触开口。例如，如图7a至图7b所示，通过去除esl 117和ild层118的部分，在s/d区域110n-110p上形成接触开口740。如图7a至图7b所示，在形成接触开口740之后，可以沿着接触开口740的侧壁形成扩散阻挡层138。在一些实施例中，扩散阻挡层138可以包括介电氮化物，诸如氮化硅(si
x
ny)、氮氧化硅(sion)、碳氮化硅(sicn)和其他合适的介电氮化物材料。扩散阻挡层128可以通过防止氧原子从相邻结构扩散到接触插塞136n-136p来防止随后形成的接触插塞136n-136p的氧化。
48.参考图2，在操作225中，在n型s/d区域和p型s/d区域上形成氧化停止层。例如，如图8a至图8b所示，在s/d区域110n-110p上形成氧化停止层842。在一些实施例中，可以通过在s/d区域110n-110p上外延生长半导体材料来形成氧化停止层842。如下所述，氧化停止层842的半导体材料可以防止下面的s/d区域110n-110p在对随后形成的半导体层844执行的氧化工艺期间被氧化。在一些实施例中，氧化停止层842的半导体材料在用于氧化随后形成的半导体层844的温度下可以基本上抗氧化。在一些实施例中，氧化停止层842的半导体材料可以包括硅或其他合适的半导体材料。在一些实施例中，氧化停止层842可以具有沿着z轴的约1nm至约3nm的厚度。如果氧化停止层842的厚度小于1nm，则氧化停止层842可能不能
充分防止s/d区域110n-110p的氧化。另一方面，如果氧化停止层842的厚度大于3nm，则用于去除氧化停止层842的处理时间增加，并且因此增加了器件制造成本。
49.参考图2，在操作230中，在氧化停止层上形成硅化停止层。例如，如参考图8a至图9d所描述的，在氧化停止层842上形成硅化停止层944。在一些实施例中，硅化停止层944的形成可以包括以下顺序操作：(i)如图8a至图8b所示，在氧化停止层842上外延生长半导体层844，以及(ii)在100℃至约400℃的氧化温度下对图8a至图8b的结构执行热氧化工艺，以形成图9a至图9b的结构。氧化停止层842的半导体材料在100℃至约400℃的氧化温度下基本上不氧化(例如，在热氧化工艺之后，氧化停止层842中的氧原子的浓度等于约0或约0.01原子％至约2原子％)。结果，氧化停止层842在热氧化工艺期间基本上不氧化并且防止s/d区域110n-110p的氧化。
50.在一些实施例中，半导体层844可以包括能够与氧比与pwfm形成更强的化学键的半导体材料，诸如镍、钴、锰、钨、铁、铑、钯、钌、铂、铱和锇。结果，如下所述，通过氧化半导体层844(图8a至图8b)形成的硅化停止层944(图9a至图9b)基本上不与随后沉积的pwfm层1231反应以形成pwfm硅化物(例如，pwfm硅化物层131)。
51.在一些实施例中，半导体层844可以包括sige或其他合适的半导体材料，并且硅化停止层944可以包括sige的氧化物(例如，sigeo
x
)或其他合适的半导体材料。在一些实施例中。如下所述，sigeo
x
具有与氧比与pwfm更强的键，并且因此不会破坏与氧的化学键来基本上与随后沉积的pwfm层1231反应以在操作240中在s/d区域110n中形成pwfm硅化物(例如，硅化停止层944中的硅原子的浓度等于约0或约0.01原子％至约2原子％)。
52.在一些实施例中，ge用作用于氧化半导体层844中的sige的氧化催化剂。在一些实施例中，半导体层844可以具有约25原子％至约55原子％的ge浓度。如果ge浓度低于25原子％，则半导体层844中的sige在热氧化工艺期间可能不会充分氧化。另一方面，如果ge浓度高于55原子％，则用于外延生长用于半导体层844的sige的复杂性和处理时间增加，并且因此增加器件制造成本。
53.在一些实施例中，半导体层844可以具有沿着z轴的约2nm至约5nm的厚度并且可以比氧化停止层842厚。如果半导体层844的厚度小于2nm，则在半导体层844的氧化之后形成的硅化停止层944可能不够厚以防止在s/d区域110n中形成pwfm硅化物。另一方面，如果半导体层844的厚度大于5nm，则热氧化工艺的持续时间增加，并且因此增加器件制造成本。
54.在一些实施例中，硅化停止层944可以具有沿着z轴的约10nm至约30nm的厚度，并且可以比氧化停止层842厚。如果硅化停止层944的厚度小于10nm，则硅化停止层944可能不能充分防止在s/d区域110n中形成pwfm硅化物。另一方面，如果硅化停止层944的厚度大于30nm，则用于去除硅化停止层944的处理时间增加，并且因此增加器件制造成本。
55.图8c示出了在对具有sige的半导体层844执行热氧化工艺之前的图8a至图8b的结构的部分843的放大图。图8d示出了跨越图8c的线c-c的si浓度分布850和ge浓度分布854。图9c示出了在对具有sige的半导体层844执行热氧化工艺以形成硅化停止层944之后的图9a至图9b的结构的部分943的放大图。由于si优于ge的优先氧化，在热氧化工艺期间，半导体层844中的ge原子被推入半导体层844的底部。结果，在一些实施例中，在具有sige的半导体层844的氧化之后，硅化停止层944可以形成为具有氧化硅(sio
x
)的顶层946和sigeo
x
的底层948(如图9c所示)。
56.在一些实施例中，如图9d所示，半导体层844中的ge原子也被推入氧化停止层842和s/d区域110n-110p的顶部。图9d示出了跨越图9c的线d-d的si浓度分布950和氧浓度分布952以及ge浓度分布954。可以通过比较图8d和图9d的ge浓度分布854和954来观察具有sige的半导体层844的氧化期间的ge原子的迁移。图8d示出，在热氧化工艺之前，半导体层844具有比氧化停止层842和s/d区域110n-110p更高的ge浓度。图9d示出，在热氧化工艺之后，半导体层844中的ge浓度降低，并且氧化停止层842和s/d区域110n-110p中的ge浓度增加。
57.参考图2，在操作235中，在p型s/d区域中注入p型掺杂剂。例如，如图10a至图10b所示，将诸如硼的p型掺杂剂1058注入s/d区域110p中。p型掺杂剂注入工艺可以包括以下顺序操作：(i)如图10a所示，在nfet 102n上形成掩蔽层1056，以及(ii)用p型掺杂剂1058对图10a至图10b的结构执行离子注入。在一些实施例中，可以在s/d区域110p中注入约10
20
原子/cm3至约10
21
原子/cm3的p型掺杂剂浓度。
58.参考图2，在操作240中，在p型s/d区域上选择性地形成pwfm硅化物层。例如，如参考图11a至图14b所描述的，在s/d区域110p上选择性地形成pwfm硅化物层131。pwfm硅化物层131的选择性形成可以包括以下顺序操作：(i)如图11b所示，对图10a至图10b的结构执行蚀刻工艺(例如，用稀氢氟酸蚀刻)以从图10b的结构去除氧化停止层842和硅化停止层944，(ii)在从图11a的结构去除掩蔽层1056之后，在图11a至图11b的结构上沉积pwfm层1231以形成图12a至图12b的结构，以及(iii)如图13b所示，在约400℃至约500℃的温度下对图12a至图12b的结构执行退火工艺，以引发s/d区域110p和pwfm层1231的底部之间的硅化反应，以形成pwfm硅化物层131。
59.在一些实施例中，pwfm层1231可以包括比s/d区域110p的材料的导带边缘能量更接近价带边缘能量的功函值。例如，pwfm层1231可以包括功函值大于4.5ev(例如，约4.5ev至约5.5ev)的金属，该功函值可以比s/d区域110p的导带能量(si的4.1ev或sige的3.8ev)更接近价带能量(si的5.2ev或sige的4.8ev)。在一些实施例中，pwfm层1231可以包括ni、co、mn、w、fe、rh、pd、ru、pt、ir、os或它们的组合。在一些实施例中，pwfm层1231的金属与s/d区域110p中的si原子和在操作230中的热氧化工艺期间被推入s/d区域110p中的ge原子反应。结果，在一些实施例中，pwfm硅化物层131可以包括金属硅锗化物(金属硅化物和金属锗化物的合金)。
60.pwfm层1231的沉积可以包括在约160℃至约220℃的范围内的温度和从约5托至约10托的范围内的压力下利用化学气相沉积(cvd)工艺或原子层沉积(ald)工艺沉积约0.5nm至约5nm厚的pwfm层。在一些实施例中，ald工艺可以包括约10至几百个循环，其中，一个循环可以包括以下顺序周期(i)金属前体、反应物和载气混合物流动和(ii)气体净化工艺持续约3秒至约15秒。在一些实施例中，反应气体可以包括氨气(nh3)，载气可以包括氮气或氩气，并且净化气体可以包括惰性气体。
61.s/d区域110n上的pwfm层1231的部分不与硅化停止层944和/或s/d区域110n的材料反应以形成金属硅化物，因为s/d区域110n上的硅化停止层944防止pwfm层1231与硅化停止层944和/或s/d区域110n的材料反应。硅化停止层944的硅-氧(si-o)键在约400℃至约500℃的硅化温度下不会断裂，并且因此，硅化停止层944的硅原子不与pwfm层1231的金属反应形成金属硅化物。
62.在一些实施例中，在形成pwfm硅化物层131之后，可以通过湿蚀刻工艺去除pwfm层
1231的未反应部分、氧化停止层842和硅化停止层944，以形成图14a至图14b的结构。
63.参考图2，在操作245中，在n型s/d区域和pwfm硅化物层上形成nwfm硅化物层。例如，如参考图15a至图16b所描述的，分别在s/d区域110n和pwfm硅化物层131上形成nwfm硅化物层134n和134p。nwfm硅化物层134n-134p的形成可以包括以下顺序操作：(i)在图14a至图14b的结构上沉积nwfm层1534，以及(ii)在约400℃至约500℃的温度下对图15a至图15b的结构执行退火工艺。退火工艺可以引发(i)s/d区域110n和nwfm层1534的底部之间的硅化反应，以形成nwfm硅化物层134n，如图16a所示，以及(ii)穿过pwfm硅化物层131的nwfm层1534的底部和s/d区域110p之间的硅化反应以形成nwfm硅化物层134p，如图16b所示。
64.在一些实施例中，nwfm层1534的沉积可以包括在从约300℃至约500℃的范围内的温度下使用cvd工艺或ald工艺沉积金属，该金属的功函值比s/d区域110n的材料的价带边缘能量更接近导带边缘能量。例如，nwfm层1534可以包括功函值小于4.5ev(例如，约3.5ev至约4.4ev)的金属，该功函值可以比s/d区域110n的价带能量(si的5.2ev或sige的4.8ev)更接近导带能量(si的4.1ev或sige的3.8ev)。在一些实施例中，nwfm层1534可以包括ti、ta、mo、zr、hf、sc、y、ho、tb、gd、lu、dy、er、yb或它们的组合。在一些实施例中，nwfm层1534的金属与s/d区域110n中的si原子和在操作230中的热氧化工艺期间被推入s/d区域110n中的ge原子反应。结果，在一些实施例中，nwfm硅化物层134n可以包括金属硅锗化物(金属硅化物和金属锗化物的合金)。
65.在一些实施例中，如图16a至图16b所示，在形成nwfm硅化物层134n-134p之后，可以通过湿蚀刻工艺去除nwfm层1534的未反应部分。
66.参考图2，在操作250中，在第一接触开口和第二接触开口内形成接触插塞。例如，如图16a至图16b所示，在接触开口740内形成接触插塞136n-136p。
67.图17是根据一些实施例的用于制造半导体器件100的nfet 102n和pfet 102p的另一示例方法1700的流程图。为了说明的目的，将参考用于制造如图3a至图7b和图18a至图24b所示的nfet 102n和pfet 102p的示例制造工艺来描述图17中所示的操作。图3a至图7a和图18a至图24a是根据一些实施例的在制造的各个阶段处的沿着图1a的线a-a的nfet 102n的截面图，并且图3b至图7b和图18b至图24b是沿着图1a的线b-b的pfet 102p的截面图。取决于特定的应用，操作可以以不同的顺序执行或不执行。应该注意，方法1700可能不产生完整的nfet 102n和pfet 102p。因此，可以理解，可以在方法1700之前、期间和之后提供附加工艺，并且在本文中可能仅简要地描述一些其他工艺。上面描述了具有与图1a至图1c和图3a至图16b中的元件相同的标注的图18a至图24b中的元件。
68.参考图17，操作1705-1720分别类似于操作205-220。如图18a至图18b所示，在操作1720之后，形成类似于图7a至图7b的结构。
69.参考图17，在操作1725中，在接触开口中沉积硅化停止层。例如，如图19a至图19b所示，在接触开口740中沉积硅化停止层1964。在一些实施例中，硅化停止层1964可以包括半导体材料的氧化物，诸如sio
x
，并且可以使用ald工艺沉积。在一些实施例中，硅化停止层1964可以具有沿着z轴的约2nm至约10nm的厚度。如果硅化停止层1964的厚度小于2nm，则硅化停止层1964可能不足以防止在s/d区域110n中形成pwfm硅化物。另一方面，如果硅化停止层1964的厚度大于10nm，则用于沉积和去除硅化停止层1964的处理时间增加，并且因此增加器件制造成本。
70.参考图17，在操作1730中，在p型s/d区域中注入p型掺杂剂。例如，如图20a至图20b所示，将诸如硼的p型掺杂剂1058注入s/d区域110p中。p型掺杂剂注入工艺可以包括以下顺序操作：(i)如图20a所示，在nfet 102n上形成掩蔽层2066，以及(ii)利用p型掺杂剂1058对图20a至图20b的结构执行离子注入。在一些实施例中，可以在s/d区域110p中注入约10
20
原子/cm3至约10
21
原子/cm3的p型掺杂剂浓度。
71.参考图17，在操作1735中，在p型s/d区域上选择性地形成pwfm硅化物层。例如，如参考图21a至图23b所描述的，在s/d区域110p上选择性地形成pwfm硅化物层131。pwfm硅化物层131的选择性形成可以包括以下顺序操作：(i)对图20a至图20b的结构执行蚀刻工艺(例如，用稀氢氟酸蚀刻)以从图20b的结构去除硅化停止层1964的部分以形成图21b的结构，(ii)在从图21a的结构去除掩蔽层2066之后，在图21a至图21b的结构上沉积pwfm层1231以形成图22a至图22b的结构，以及(iii)如图23b所示，在约400℃至约500℃的温度下对图22a至图22b的结构执行退火工艺，以引发s/d区域110p和pwfm层1231的底部之间的硅化反应，以形成pwfm硅化物层131。
72.s/d区域110n上的pwfm层1231的部分不与硅化停止层1964和/或s/d区域110n的材料反应以形成金属硅化物，因为s/d区域110n上的硅化停止层1964防止pwfm层1231与硅化停止层1964和/或s/d区域110n的材料反应。硅化停止层1964的硅-氧(si-o)键在约400℃至约500℃的硅化温度下不会断裂，并且因此，硅化停止层1964的硅原子不与pwfm层1231的金属反应形成金属硅化物。
73.在一些实施例中，在形成pwfm硅化物层131之后，可以通过湿蚀刻工艺去除pwfm层1231的未反应部分和硅化停止层1964以形成图23a至图23b的结构。
74.参考图17，操作1740-1745分别类似于操作245-250。在操作1750之后，形成图24a至图24b的结构。
75.在一些实施例中，与在方法200中形成的nwfm硅化物层134n不同，在方法1700中形成的nwfm硅化物层134n不包括金属锗化物。硅化停止层1964不包括ge原子，并且因此，ge原子不从硅化停止层1964引入s/d区域110n，而在方法200的操作230中，ge原子可以从硅化停止层944引入s/d区域110n。在一些实施例中，nwfm硅化物层134n可以包括金属硅化物，诸如硅化钛(ti
x
siy)、硅化钽(ta
x
siy)、硅化钼(mo
x
siy)、硅化锆(zr
x
siy)、硅化铪(hf
x
siy)、硅化钪(sc
x
siy)、硅化钇(y
x
siy)、硅化铽(tb
x
siy)、硅化镥(lu
x
siy)、硅化铒(er
x
siy)、硅化镱(yb
x
siy)、硅化铕(eu
x
siy)、硅化钍(th
x
siy)或它们的组合。
76.本发明提供了具有fet(例如，gaa fet 102n-102p)(具有彼此不同的源极/漏极(s/d)接触结构)的示例半导体器件，并且提供了形成具有硅化停止层的这种接触结构的示例方法。该示例方法分别在半导体器件的n型fet(nfet)和p型fet(pfet)的鳍结构上形成n型s/d区域和p型s/d区域的阵列。在一些实施例中，n型s/d区域上的接触结构具有与p型s/d区域上的接触结构的硅化物层不同的硅化物层(本文中也称为“硅锗化物层”，除非另有说明)。
77.在一些实施例中，pfet s/d接触结构(例如，接触结构120p)的pwfm硅化物层(例如，pwfm硅化物层131)选择性地形成在p型s/d区域(例如，s/d区域110p)上。相反，nfet s/d接触结构(例如，接触结构120n)的nwfm硅化物层(例如，nwfm硅化物层134n)形成在n型s/d区域(例如，s/d区域110n)和pwfm硅化物层上。pwfm硅化物层可以由p型s/d区域和设置在p
型s/d区域上的pwfm层(例如，pwfm层1231)之间的硅化反应形成。nwfm硅化物层可以由n型s/d区域与设置在n型s/d区域和pwfm硅化物层上的nwfm层(例如，nwfm层1534)之间的硅化反应形成。
78.在一些实施例中，在p型s/d区域上选择性地形成pwfm硅化物层的方法(例如，方法200和1700)包括在n型s/d区域和p型s/d区域上沉积pwfm层之前，在n型s/d区域上形成硅化停止层(例如，硅化停止层944和1964)。硅化停止层可以防止pwfm层和n型s/d区域之间的硅化反应。在一些实施例中，在n型s/d区域上形成硅化停止层可以包括在n型s/d区域上沉积或外延生长半导体材料(例如，半导体层844)以及氧化半导体材料。半导体材料具有与氧原子比与pwfm层的金属原子更强的化学键。结果，硅化停止层的氧化的半导体材料不与pwfm层的金属反应并且防止pwfm层的金属与硅化停止层下面的n型s/d区域之间的化学相互作用。在一些实施例中，可以在硅化停止层和n型s/d区域之间沉积或外延生长氧化停止层(例如，氧化停止层842)以保护n型s/d区域的材料在硅化停止层的形成期间免受氧化。
79.在一些实施例中，一种方法包括在衬底上形成第一鳍结构和第二鳍结构，在第一鳍结构和第二鳍结构上分别形成n型源极/漏极(s/d)区域和p型源极/漏极(s/d)区域，在n型s/d区域和p型s/d区域上分别形成第一氧化停止层和第二氧化停止层，在第一氧化停止层和第二氧化停止层上分别外延生长第一半导体层和第二半导体层，将第一半导体层和第二半导体层分别转化为第一半导体氧化物层和第二半导体氧化物层，在p型s/d区域上形成第一硅锗化物层，以及在第一硅锗化物层和n型s/d区域上形成第二硅锗化物层。
80.在一些实施例中，形成第一氧化停止层和第二氧化停止层包括在n型源极/漏极区域和p型源极/漏极区域上外延生长硅层。
81.在一些实施例中，外延生长第一半导体层和第二半导体层包括在第一氧化停止层和第二氧化停止层上外延生长硅锗(sige)层。
82.在一些实施例中，将第一半导体层和第二半导体层转化为第一半导体氧化物层和第二半导体氧化物层包括对第一半导体层和第二半导体层执行热氧化工艺。
83.在一些实施例中，将第一半导体层转化为第一半导体氧化物层包括将第一半导体层的第一部分转化为氧化硅(sio
x
)层，以及将第一半导体层的第二部分转化为氧化硅锗(sigeo
x
)层。
84.在一些实施例中，形成第一硅锗化物层包括去除第二半导体氧化物层。
85.在一些实施例中，形成第一硅锗化物层包括去除第二氧化停止层。
86.在一些实施例中，形成第一硅锗化物层包括在第一半导体氧化物层上和p型源极/漏极区域上沉积p型功函金属(pwfm)层。
87.在一些实施例中，形成第二硅锗化物层包括在第一硅锗化物层上和n型源极/漏极区域上沉积n型功函金属(nwfm)层。
88.在一些实施例中，该方法还包括对第二半导体氧化物层执行p型掺杂剂注入。
89.在一些实施例中，一种方法包括在衬底上形成第一鳍结构和第二鳍结构，在第一鳍结构和第二鳍结构上分别形成n型源极/漏极(s/d)区域和p型源极/漏极(s/d)区域，在n型s/d区域和p型s/d区域上沉积硅化停止层，在p型s/d区域上形成p型功函金属(pwfm)硅化物层，以及在pwfm硅化物层和n型s/d区域上形成n型功函金属(nwfm)硅化物层。
90.在一些实施例中，沉积硅化停止层包括在n型源极/漏极区域和p型源极/漏极区域
上沉积半导体氧化物层或氧化硅层。
91.在一些实施例中，该方法还包括：在第一鳍结构上形成交替配置的第一纳米结构层和第二纳米结构层的第一堆叠件，其中，第一纳米结构层和第二纳米结构层包括彼此不同的半导体材料；以及在第二鳍结构上形成交替配置的第三纳米结构层和第四纳米结构层的第二堆叠件，其中，第三纳米结构层和第四纳米结构层包括彼此不同的半导体材料。
92.在一些实施例中，该方法还包括对p型源极/漏极区域上的硅化停止层的部分执行p型掺杂剂注入。
93.在一些实施例中，形成p型功函金属硅化物层包括去除p型源极/漏极区域上的硅化停止层的部分。
94.在一些实施例中，形成n型功函金属硅化物层包括去除n型源极/漏极区域上的硅化停止层的部分。
95.在一些实施例中，一种半导体器件包括：衬底；第一鳍结构和第二鳍结构，设置在衬底上；第一栅极结构和第二栅极结构，分别设置在第一鳍结构和第二鳍结构上；第一源极/漏极(s/d)区域和第二源极/漏极(s/d)区域，分别设置在第一鳍结构和第二鳍结构上；第一金属硅锗化物层，设置在第一s/d区域上；第二金属硅锗化物层，设置在第一金属硅锗化物层和第二s/d区域上；以及第一接触插塞和第二接触插塞，分别设置在第一金属硅锗化物层和第二金属硅锗化物层上，其中第一接触插塞的金属与第二接触插塞的金属相同。
96.在一些实施例中，一种半导体器件，包括：衬底；第一鳍结构与第二鳍结构，设置在衬底上；第一纳米结构层的堆叠件，设置在第一鳍结构的第一部分上；第二纳米结构层的堆叠件，设置在第二鳍结构的第一部分上；第一栅极结构，围绕第一纳米结构层的至少一个；第二栅极结构，围绕第二纳米结构层的至少一个；第一源极/漏极(s/d)区域和第二源极/漏极区域，分别设置在第一鳍结构和第二鳍结构的第二部分上；第一金属硅锗化物层，设置在第一源极/漏极区域上；第二金属硅锗化物层，设置在第一金属硅锗化物层和第二源极/漏极区域上；以及第一接触插塞和第二接触插塞，分别设置在第一金属硅锗化物层和第二金属硅锗化物层上，其中，第一接触插塞的金属与第二接触插塞的金属相同。
97.在一些实施例中，第一金属硅锗化物层的金属与第二金属硅锗化物层的金属不同。
98.在一些实施例中，第一金属硅锗化物层包括p型功函金属(pwfm)硅锗化物层。
99.在一些实施例中，第二金属硅锗化物层包括n型功函金属(nwfm)硅锗化物层。
100.前面概述了若干实施例的特征，使得本领域人员可以更好地理解本发明的方面。本领域人员应该理解，它们可以容易地使用本发明作为基础来设计或修改用于实施与本文所介绍实施例相同的目的和/或实现相同优势的其它工艺和结构。本领域技术人员也应该意识到，这种等同构造不背离本发明的精神和范围，并且在不背离本发明的精神和范围的情况下，本文中它们可以做出多种变化、替换以及改变。