存储器的制作方法

技术特征：
1.一种存储器，包括数据存储区和校验码存储区，其特征在于，包括：编码模块，连接外部数据线，用于根据所述外部数据线中传输的原始数据生成ecc校验码，所述ecc校验码用于对原始数据在存储过程中发生的错误进行纠正；判断模块，与外部数据线、第一全局数据线连接，用于输出表征所述原始数据与所述第一全局数据线当前传输的数据的差异位数是否超过第一预设值的第一控制信号；统计模块，与所述外部数据线连接，用于输出第二控制信号，所述第二控制信号用于表征，所述原始数据中高电平数据所占位数是否超过第二预设值；数据缓冲模块，与所述编码模块和所述判断模块连接，用于根据所述第一控制信号，将所述原始数据传输至所述第一全局数据线或将所述原始数据进行翻转后传输至所述第一全局数据线；所述数据缓冲模块还被配置为将所述ecc校验码传输至第二全局数据线；第一写入模块，连接在第一本地数据线和所述第一全局数据线之间，控制所述第一全局数据线中的数据传输至所述第一本地数据线，且基于第三控制信号，判断所述第一全局数据线中的数据传输至所述第一本地数据线的过程中是否进行数据翻转，其中，所述第三控制信号用于表征所述第一控制信号的值和所述第二控制信号的值是否相同；第二写入模块，连接在第二本地数据线和所述第二全局数据线之间，用于将所述第二全局数据线的数据传输至所述第二本地数据线；其中，所述第一写入模块的驱动能力小于所述第二写入模块的驱动能力；其中，所述第一全局数据线、所述第一本地数据线、第一写入模块与所述数据存储区对应，所述第二全局数据线、所述第二本地数据线、第二写入模块与所述校验码存储区对应。2.根据权利要求1所述的存储器，其特征在于，所述第二控制信号作为标记位数据存入所述校验码存储区中，以在读出数据的过程中，将所述第二控制信号读出。3.根据权利要求1所述的存储器，其特征在于，还包括：检错模块，用于根据所述ecc校验码判断所述原始数据在存储期间是否发生错误，和/或对发生错误的所述原始数据进行纠错；读出模块，用于根据读出的所述第二控制信号，控制所述第一本地数据线的所述原始数据向后传输时是否需要翻转；若所述高电平数据所占位数超过所述第二预设值，则所述读出模块被配置为将所述原始数据翻转后最终传输至所述检错模块；若所述高电平数据所占位数不超过所述第二预设值，则所述读出模块被配置为将所述原始数据最终传输至所述检错模块。4.根据权利要求3所述的存储器，其特征在于，还包括：第一感测放大器，用于在读操作时对所述数据存储区所存储的所述原始数据进行读取，并传输至所述第一本地数据线；第二感测放大器，用于在读操作时对所述校验码存储区所存储的所述ecc校验码、所述第二控制信号进行读取，并传输至所述第二本地数据线；其中，所述第一感测放大器的驱动能力小于所述第二感测放大器的驱动能力。5.根据权利要求1所述的存储器，其特征在于，所述判断模块包括：检测单元，连接所述外部数据线和所述第一全局数据线，并逐位检测所述外部数据线当前传输的原始数据与所述第一全局数据线当前传输的数据，若当前位所述原始数据与当前位所述第一全局数据线传输的数据不同，则生成第一子控制信号，若当前位所述原始数
据与当前位所述第一全局数据线传输的数据相同，则生成第二子控制信号；获取单元，连接所述检测单元，用于获取所述第一子控制信号和所述第二子控制信号，若所述第一子控制信号个数超过所述第一预设值，则生成所述第一控制信号，所述第一预设值为所述第一子控制信号的数量与所述第二子控制信号的数量和的预设百分比。6.根据权利要求5所述的存储器，其特征在于，所述预设百分比为50％。7.根据权利要求1所述的存储器，其特征在于，所述第二预设值为所述原始数据的位数的50％。8.根据权利要求1所述的存储器，其特征在于，所述数据缓冲模块包括：转换模块，用于根据第一控制信号，控制所述原始数据传输至所述第一全局数据线时是否需要翻转；若所述差异位数超过所述第一预设值，则所述转换模块被配置为将所述原始数据翻转后传输至所述第一全局数据线；若所述差异位数不超过所述第一预设值，则所述转换模块被配置为将所述原始数据传输至所述第一全局数据线。9.根据权利要求1所述的存储器，其特征在于，所述第一写入模块包括；使能控制模块，用于接收所述第一控制信号和所述第二控制信号，并输出用于表征所述第一控制信号和所述第二控制信号是否相同的所述第三控制信号。10.根据权利要求9所述的存储器，其特征在于，所述使能控制模块还用于接收写使能信号，若所述写使能信号为有效电平，则输出用于表征所述第一控制信号和所述第二控制信号是否相同的所述第三控制信号。11.根据权利要求9所述的存储器，其特征在于，所述第一本地数据线包括互为差分数据传输线的第一本地数据正线和第二本地数据反线；所述第一全局数据线中的数据传输至所述第一本地数据线的过程中进行数据翻转，包括：所述第一写入模块被配置为将所述第一全局数据线中的数据翻转后传输至所述第一本地数据正线，和/或所述第一写入模块被配置为将所述第一全局数据线中的数据传输至所述第一本地数据反线。12.根据权利要求11所述的存储器，其特征在于，所述第一写入模块，还包括：包括第一mos管、第二mos管和第三mos管的第一转换电路；所述第一mos管的栅极接收所述第三控制信号，源极连接所述第一全局数据线，漏极连接所述第一本地数据正线；所述第二mos管的栅极连接所述第一全局数据线，漏极连接所述第一本地数据反线，源极连接所述第三mos管的漏极；所述第三mos管的栅极接收第三控制信号，源极接地。13.根据权利要求11所述的存储器，其特征在于，所述第一写入模块，还包括：包括第四mos管、第五mos管和第六mos管的第二转换电路；所述第四mos管的栅极接收第四控制信号，源极连接所述第一全局数据线，漏极连接所述第一本地数据反线，所述第三控制信号和所述第四控制信号互为反相信号；所述第五mos管的栅极连接所述第一全局数据线，漏极连接所述第一本地数据正线，源极连接所述第六mos管的漏极；所述第六mos管的栅极接收所述第四控制信号，源极接地。14.根据权利要求11所述的存储器，其特征在于，所述第一全局数据线包括互为差分数
据传输线的第一全局数据正线和第二全局数据反线；所述第一写入模块还包括：第一写入电路被配置为，控制所述第一全局数据正线中的数据传输至所述第一本地数据正线，或将所述第一全局数据反线中的数据传输至所述第一本地数据正线；第二写入电路被配置为，控制所述第一全局数据正线中的数据传输至所述第一本地数据反线，或将所述第一全局数据反线中的数据传输至所述第一本地数据反线。15.根据权利要求14所述的存储器，其特征在于，所述第一写入电路，包括：第一mos管和第二mos管；所述第一mos管的栅极接收所述第三控制信号，源极连接所述第一全局数据正线，漏极连接所述第一本地数据正线；所述第二mos管的栅极接收第三控制信号，源极连接所述第一全局数据反线，漏极连接所述第一本地数据反线。16.根据权利要求14所述的存储器，其特征在于，所述第二写入电路，包括：第三mos管和第四mos管；所述第三mos管的栅极接收第四控制信号，源极连接所述第一全局数据正线，漏极连接所述第一本地数据反线，所述第三控制信号和所述第四控制信号互为反相信号；所述第四mos管的栅极接收第四控制信号，源极连接所述第一全局数据反线，漏极连接所述第一本地数据正线。17.根据权利要求4所述的存储器，其特征在于，所述读出模块连接在所述第一本地数据线与所述第一全局数据线之间，用于根据第二控制信号，控制所述第一本地数据线和所述第一全局数据线之间的数据传输，若所述高电平数据所占位数超过所述第二预设值，则所述读出模块被配置为将所述第一本地数据线中的数据的相反值传输至所述第一全局数据线；若所述高电平数据所占位数不超过所述第二预设值，则所述读出模块被配置为将所述第一本地数据线中的数据传输至所述第一全局数据线。18.根据权利要求4所述的存储器，其特征在于，所述读出模块连接所述第一全局数据线与所述检错模块，用于根据第二控制信号，控制所述第一全局数据线和所述检错模块之间的数据传输，若所述高电平数据所占位数超过所述第二预设值，则所述读出模块被配置为将所述第一全局数据线中的数据翻转后传输至所述检错模块；若所述高电平数据所占位数不超过所述第二预设值，则所述读出模块被配置为将所述第一全局数据线中的数据传输至所述检错模块。19.根据权利要求10所述的存储器，其特征在于，所述第二写入模块，包括：第七mos管，栅极接收所述写使能信号，源极连接所述第二全局数据线，漏极连接所述第二本地数据正线；第八mos管，栅极连接所述第二全局数据线，漏极连接所述第二本地数据反线，源极连接第九mos管的漏极；所述第九mos管的栅极接收所述写使能信号，源极接地。

技术总结
本申请实施例提供一种存储器，包括：编码模块，用于根据外部数据线中传输的原始数据生成ECC校验码；判断模块，用于输出第一控制信号；统计模块，用于输出第二控制信号；数据缓冲模块，用于根据第一控制信号，将原始数据传输至第一全局数据线或将原始数据进行翻转后传输至第一全局数据线；并将ECC校验码传输至第二全局数据线；第一写入模块，控制第一全局数据线中的数据传输至第一本地数据线，且基于第三控制信号，判断第一全局数据线中的数据传输至第一本地数据线的过程中是否进行数据翻转；第二写入模块，用于将第二全局数据线的数据传输至第二本地数据线；本申请旨在降低数据传输线路的低功耗和提高数据存储的可靠性等。线路的低功耗和提高数据存储的可靠性等。线路的低功耗和提高数据存储的可靠性等。


技术研发人员：何军 应战
受保护的技术使用者：长鑫存储技术有限公司
技术研发日：2021.06.01
技术公布日：2022/12/5