一种半导体结构及其制造方法与流程

技术特征：
1.一种半导体结构，其特征在于，包括：衬底以及位于所述衬底内的通孔；导电柱，位于所述通孔内，所述导电柱中具有从所述导电柱的上表面往内部延伸的凹槽；芯层，位于所述凹槽内；其中，所述芯层的杨氏模量小于所述导电柱的杨氏模量。2.根据权利要求1所述的半导体结构，其特征在于，所述芯层的材料包括多晶硅。3.根据权利要求1所述的半导体结构，其特征在于，所述导电柱沿垂直所述衬底的方向延伸，所述芯层的延伸方向与所述导电柱的延伸方向相同，且所述芯层位于所述导电柱的中轴线上。4.根据权利要求1所述的半导体结构，其特征在于，所述芯层为圆形柱，所述圆形柱的直径在至之间；或，所述芯层为矩形柱，所述矩形柱的边长在至之间。5.根据权利要求1所述的半导体结构，其特征在于，所述半导体结构还包括位于所述衬底和所述导电柱之间的至少一层缓冲层，所述缓冲层的杨氏模量小于所述衬底的杨氏模量。6.根据权利要求5所述的半导体结构，其特征在于，所述缓冲层的数量在1至3之间，且所述缓冲层中的每一层的厚度在至之间。7.根据权利要求5所述的半导体结构，其特征在于，所述缓冲层的材料与所述芯层的材料相同。8.根据权利要求5所述的半导体结构，其特征在于，所述缓冲层的数量为多层；所述半导体结构还包括：第一绝缘层，所述第一绝缘层位于多层所述缓冲层的任意相邻的两层之间。9.根据权利要求5所述的半导体结构，其特征在于，所述半导体结构还包括：设置于所述通孔内的第二绝缘层；其中，所述第二绝缘层位于所述衬底与所述缓冲层之间。10.根据权利要求9所述的半导体结构，其特征在于，所述第二绝缘层的厚度为至11.根据权利要求5所述的半导体结构，其特征在于，所述半导体结构还包括：设置于所述通孔内的阻挡层，所述阻挡层位于所述缓冲层与所述导电柱之间。12.根据权利要求11所述的半导体结构，其特征在于，所述阻挡层的材料包括钽或钛中的至少一种。13.一种半导体结构的制造方法，其特征在于，所述方法包括：提供衬底，对所述衬底执行刻蚀工艺，以在所述衬底内形成通孔；在所述通孔内形成具有凹槽的导电柱，所述凹槽从所述导电柱的上表面延伸到所述导电柱的内部；在所述凹槽内形成芯层；其中，所述芯层的杨氏模量小于所述导电柱的杨氏模量。14.根据权利要求13所述的制造方法，其特征在于，所述衬底包括有源面以及与所述有源面相对的背面；对所述衬底执行刻蚀工艺，以在所述衬底内形成通孔，包括：
从所述有源面向所述衬底内部刻蚀，形成未穿透所述衬底的所述通孔；在所述导电柱内形成芯层之后，所述方法还包括：从所述背面开始，对所述衬底执行减薄工艺至露出所述导电柱。15.根据权利要求13所述的制造方法，其特征在于，所述衬底包括有源面和与所述有源面相对的背面，所述有源面上设置有金属焊盘；对所述衬底执行刻蚀工艺，以在所述衬底内形成通孔，包括：从所述背面刻蚀所述衬底，形成穿透所述衬底的所述通孔，所述通孔暴露所述金属焊盘。16.根据权利要求13所述的制造方法，其特征在于，在所述通孔内形成导电柱之前，所述方法还包括：在所述衬底与所述导电柱之间形成至少一层缓冲层，所述缓冲层的杨氏模量小于所述衬底的杨氏模量。17.根据权利要求16所述的制造方法，其特征在于，所述缓冲层的数量为多层；所述方法还包括：在多层所述缓冲层的任意相邻的两层之间形成第一绝缘层；在所述衬底与所述缓冲层之间形成第二绝缘层。18.根据权利要求16所述的制造方法，其特征在于，在所述衬底与所述导电柱之间形成至少一层缓冲层之后，还包括：在所述缓冲层与所述导电柱之间形成阻挡层。19.根据权利要求13所述的制造方法，其特征在于，在所述通孔内形成具有凹槽的导电柱，包括：在所述通孔内沉积导电材料，控制所述导电材料的沉积时间，使所述导电材料未完全填充所述通孔，得到所述具有凹槽的导电柱。20.根据权利要求13所述的制造方法，其特征在于，在所述通孔内形成具有凹槽的导电柱，包括：在所述通孔内沉积导电材料，所述导电材料完全填充所述通孔；通过刻蚀去除部分导电材料，得到所述具有凹槽的导电柱。

技术总结
本发明实施例公开了一种半导体结构，包括：衬底以及位于所述衬底内的通孔；导电柱，位于所述通孔内，所述导电柱中具有从所述导电柱的上表面往内部延伸的凹槽；芯层，位于所述凹槽内；其中，所述芯层的杨氏模量小于所述导电柱的杨氏模量。柱的杨氏模量。柱的杨氏模量。


技术研发人员：刘志拯
受保护的技术使用者：长鑫存储技术有限公司
技术研发日：2021.08.05
技术公布日：2023/2/17