处理注入到分层集成电路设计中的虚拟分区单元的系统和方法与流程

技术特征：
1.一种方法，包括：在集成电路的设计的布局的母单元中插入虚拟分区单元，其中所述母单元的子单元具有与所述虚拟分区单元重叠的第一部分和在所述虚拟分区单元之外的第二部分；由一个或多个处理器创建具有所述子单元和从所述母单元下降的所述虚拟分区单元的单元分层结构，其中所述子单元在所述单元分层结构中具有多个实例；以及基于所述分层结构对所述母单元执行设计规则检查运行集。2.根据权利要求1所述的方法，其中所述子单元的所述多个实例与相同的标识数字相关联。3.根据权利要求1所述的方法，其中用于所述虚拟分区单元的所述设计规则检查运行集通过排除处理所述子单元的、在所述虚拟分区单元之外的所述第二部分而被执行。4.根据权利要求1所述的方法，进一步包括：基于被调整的所述虚拟分区单元所包含的另一子单元的大小来调整所述虚拟分区单元的大小。5.根据权利要求1所述的方法，进一步包括：通过基于所述分层结构向所述子单元和所述虚拟分区单元的网络分配标识符来执行所述母单元的连通性分析。6.根据权利要求5所述的方法，其中所述子单元的所述多个实例中的第一实例处于所述分层的第一层中，其中所述子单元的所述多个实例中的第二实例处于所述分层的第二层中，所述第二层在所述分层中低于所述第一层。7.根据权利要求6所述的方法，其中所述第二实例从所述分层结构中的所述虚拟分区单元下降。8.根据权利要求6所述的方法，其中所述第二实例与所述子单元的所述第一部分相关联，所述子单元的所述第一部分与所述虚拟分区单元重叠，并且其中所述第一实例与所述子单元的所述第二部分相关联，所述子单元的所述第二部分在所述虚拟分区单元之外。9.根据权利要求6所述的方法，其中所述分层结构中的所述第二实例具有通过参考所述分层结构中的所述子单元的所述第一实例而被分配标识符的网络。10.根据权利要求5所述的方法，其中虚拟分区单元在所述分层结构中被排序在非虚拟分区单元之前。11.根据权利要求1所述的方法，进一步包括：在所述布局的所述母单元中插入另一虚拟分区单元，其中：所述虚拟分区单元和所述另一虚拟分区单元在所述设计的所述布局中不重叠；以及所述设计规则检查运行集针对所述虚拟分区单元和所述另一虚拟分区单元至少部分地被同时执行。12.根据权利要求1所述的方法，其中用于设计规则检查命令的所述设计规则检查运行集以从所述分层结构中最低的单元开始到所述分层结构中最高的单元的顺序而被执行。13.根据权利要求1所述的方法，其中执行用于设计规则检查命令的所述设计规则检查运行集包括：针对所述子单元执行所述设计规则检查命令；以及在针对所述子单元执行所述设计规则检查命令之后，针对所述母单元执行所述设计规则检查命令。14.根据权利要求1所述的方法，其中执行所述设计规则检查运行集包括：
针对所述母单元执行第一设计规则检查命令以生成模型数据；以及基于通过针对所述母单元执行所述第一设计规则检查命令所生成的所述模型数据，针对所述虚拟分区单元执行第二设计规则检查命令。15.一种装置，包括：存储器；以及耦合到所述存储器的一个或多个处理器，所述存储器和所述一个或多个处理器被配置为：在集成电路的设计的布局的母单元中插入虚拟分区单元，其中所述母单元的子单元具有与所述虚拟分区单元重叠的第一部分和在所述虚拟分区单元之外的第二部分；创建具有所述子单元和从所述母单元下降的所述虚拟分区单元的单元分层结构，其中所述子单元在所述单元分层结构中具有多个实例；以及基于所述分层结构对所述母单元执行设计规则检查运行集。16.根据权利要求15所述的装置，其中所述子单元的所述多个实例与相同的标识数字相关联。17.根据权利要求15所述的装置，其中用于所述虚拟分区单元的所述设计规则检查运行集通过排除处理所述虚拟分区单元之外的所述子单元的第二部分而被执行。18.根据权利要求15所述的装置，其中所述存储器和所述一个或多个处理器被进一步配置为基于被调整的所述虚拟分区单元所包含的另一子单元的大小来调整所述虚拟分区单元的大小。19.根据权利要求15所述的装置，其中所述存储器和所述一个或多个处理器被配置为通过以下方式来执行所述设计规则检查运行集：针对所述母单元执行第一设计规则检查命令以生成模型数据；以及基于通过针对母单元执行所述第一设计规则检查命令所生成的所述模型数据，针对所述虚拟分区单元执行第二设计规则检查命令。20.一种非瞬态计算机可读介质，所述非瞬态计算机刻度介质上存储有使设备执行以下操作的指令：在集成电路的设计的布局的母单元中插入虚拟分区单元，其中所述母单元的子单元具有与所述虚拟分区单元重叠的第一部分和在所述虚拟分区单元之外的第二部分；创建具有所述子单元和从所述母单元下降的所述虚拟分区单元的单元分层结构，其中所述子单元在所述单元分层结构中具有多个实例；以及基于所述分层结构对所述母单元执行设计规则检查运行集。

技术总结
本文所描述的方面涉及对将在半导体裸片上被制造的集成电路的设计的物理验证。一个示例方法涉及将虚拟分区单元插入到集成电路(54)的设计的布局的母单元中。母单元的子单元具有与虚拟分区单元重叠的第一部分和在虚拟分区单元(54-1)之外的第二部分。该方法还包括由一个或多个处理器创建具有子单元和从母单元下降的虚拟分区单元的单元分层结构，其中子单元在单元(54-2)的分层结构中具有多个实例，以及基于该分层结构(56)对母单元执行设计规则检查运行集。则检查运行集。则检查运行集。


技术研发人员：王玉兰
受保护的技术使用者：美商新思科技有限公司
技术研发日：2021.05.25
技术公布日：2023/2/23