用于存储器系统的动态错误控制配置的制作方法

用于存储器系统的动态错误控制配置
1.交叉参考
2.本专利申请案主张由赫(he)等人于2022年1月25日申请的标题为“用于存储器系统的动态错误控制配置(dynamic error control configuration for memory systems)”的第17/584,034号美国专利申请案及由赫等人于2021年8月13日申请的标题为“用于存储器系统的动态错误控制配置”的第63/232,982号美国临时专利申请案的优先权，所述申请案中的每一者转让给其受让人且所述申请案中的每一者的全部内容以引用方式明确并入本文中。
技术领域
3.技术领域涉及用于存储器系统的动态错误控制配置。


背景技术：

4.存储器装置广泛用于将信息存储于各种电子装置(例如计算机、用户装置、无线通信装置、照相机、数字显示器及类似者)中。信息通过将存储器装置内的存储器单元编程到各种状态来存储。举例来说，二进制存储器单元可编程到两个支持状态中的一者，通常对应于逻辑1或逻辑0。在一些实例中，单个存储器单元可支持两个以上可能状态，其中的任一者可由存储器单元存储。为了存取由存储器装置存储的信息，组件可读取或感测存储器装置内的一或多个存储器单元的状态。为了存储信息，组件可将存储器装置内的一或多个存储器单元写入或编程到对应状态。
5.存在各种类型的存储器装置，包含磁性硬盘、随机存取存储器(ram)、只读存储器(rom)、动态ram(dram)、同步动态ram(sdram)、静态ram(sram)、铁电ram(feram)、磁性ram(mram)、电阻式ram(rram)、快闪存储器、相变存储器(pcm)、三维交叉点存储器(3d交叉点)、或非(nor)及与非(nand)存储器装置等。存储器装置可为易失性或非易失性的。易失性存储器单元(例如dram单元)会随时间失去其编程状态，除非其由外部电源周期性刷新。非易失性存储器单元(例如nand存储器单元)可长时间维持其编程状态，即使缺少外部电源。


技术实现要素：

6.描述一种设备。所述设备可包含存储器装置及与所述存储器装置耦合的控制器。所述控制器可经配置以致使所述设备：基于读取命令从存储器系统的第一位置检索第一组数据；基于检索所述第一组数据在第一持续时间内对所述第一组数据执行第一类型的错误控制操作，所述第一类型的错误控制操作经配置以识别多达第一数量的错误；基于执行所述第一类型的错误控制操作来确定所述第一组数据是否包含一或多个错误；基于确定所述第一组数据包含所述一或多个错误来从所述存储器系统的所述第一位置检索第二组数据；基于检索所述第二组数据来确定与所述第一类型的错误控制操作相关联的校验子权重是否满足阈值；及基于检索所述第二组数据且确定所述校验子权重满足所述阈值来在第二持续时间内对所述第二组数据执行第二类型的错误控制操作，所述第二类型的错误控制操作
经配置以识别多达第二数量的错误。
7.描述一种非暂时性计算机可读媒体。所述非暂时性计算机可读媒体可存储包括指令的代码，所述指令在由电子装置的处理器执行时致使所述电子装置：基于读取命令从存储器系统的第一位置检索第一组数据；基于检索所述第一组数据在第一持续时间内对所述第一组数据执行第一类型的错误控制操作，所述第一类型的错误控制操作经配置以识别多达第一数量的错误；基于执行所述第一类型的错误控制操作来确定所述第一组数据是否包含一或多个错误；基于确定所述第一组数据包含所述一或多个错误来从所述存储器系统的所述第一位置检索第二组数据；基于检索所述第二组数据来确定与所述第一类型的错误控制操作相关联的校验子权重是否满足阈值；及基于检索所述第二组数据且确定所述校验子权重满足所述阈值来在第二持续时间内对所述第二组数据执行第二类型的错误控制操作，所述第二类型的错误控制操作经配置以识别多达第二数量的错误。
8.描述一种方法。所述方法可包含：基于读取命令从存储器系统的第一位置检索第一组数据；基于检索所述第一组数据在第一持续时间内对所述第一组数据执行第一类型的错误控制操作，所述第一类型的错误控制操作经配置以识别多达第一数量的错误；基于执行所述第一类型的错误控制操作来确定所述第一组数据是否包含一或多个错误；基于确定所述第一组数据包含所述一或多个错误来从所述存储器系统的所述第一位置检索第二组数据；基于检索所述第二组数据来确定与所述第一类型的错误控制操作相关联的校验子权重是否满足阈值；及基于检索所述第二组数据且确定所述校验子权重满足所述阈值来在第二持续时间内对所述第二组数据执行第二类型的错误控制操作，所述第二类型的错误控制操作经配置以识别多达第二数量的错误。
附图说明
9.图1说明根据本文中公开的实例的支持用于存储器系统的动态错误控制配置的系统的实例。
10.图2说明根据本文中公开的实例的支持用于存储器系统的动态错误控制配置的流程图的实例。
11.图3展示根据本文中公开的实例的支持用于存储器系统的动态错误控制配置的存储器系统的框图。
12.图4展示说明根据本文中公开的实例的支持用于存储器系统的动态错误控制配置的一或若干方法的流程图。
具体实施方式
13.当在存储器单元阵列中存储信息时，存储器系统可使用错误控制操作来确保信息没有错误。错误可由将信息写入阵列中、可在信息存储于阵列中时发生的干扰或从阵列读出信息引起。此类错误控制操作可包含低密度奇偶校验(ldpc)。一些错误控制操作可具有较低延时，但也可经配置以比其它错误控制操作检测或校正更少错误。使用经配置以检测或校正许多错误(且消耗更多功率或能量)的高分辨率错误控制操作与使用经配置以检测或校正更少错误但花费更少时间且消耗更少功率或能量的较低分辨率错误控制操作之间可存在权衡。举例来说，如果存储器系统经配置以使用第一类型的错误控制操作(例如，位
翻转(bf)ldpc解码)及/或第二类型的错误控制操作，那么与操作第一类型的错误控制操作相比，存储器系统要消耗增加量的功率及时间来操作第二类型的错误控制操作。然而，与使用第一类型的错误控制操作相比，存储器系统能够使用第二类型的错误控制操作检测或校正更大数量的位。可期望用于选择是使用第一类型的错误控制操作还是使用第二类型的错误控制操作来执行读取操作的技术。
14.描述用于在不同情形中使用不同类型的错误控制操作来执行读取操作的技术。存储器系统可首先检索数据且应用具有较低延时及较低错误检测或校正分辨率的第一错误控制操作。如果存储器系统通过第一错误控制操作识别不可校正错误，那么存储器系统可应用具有较高错误检测或校正分辨率的第二错误控制操作。此类技术可降低执行第二类型的错误控制操作的可能性，借此减少与存储器系统相关联的命令延时，减少命令功耗，同时维持存储器系统检测或校正较高数量的错误的能力。举例来说，存储器系统可使用第一类型的错误控制操作来执行读取操作。存储器系统可确定读取操作是否失败(例如，数据是否包含一或多个错误)。在一些情况中，存储器系统可确定读取操作失败且可响应于确定读取操作失败而执行读取重试操作。读取重试操作可使用第一类型的错误控制操作来执行。存储器系统可确定读取重试操作是否失败(例如，数据是否包含一或多个错误)。在一些实例中，存储器系统可确定读取重试操作失败且可响应于确定读取重试操作失败而确定与第一类型的错误控制操作相关联的校验子权重。如果校验子权重满足阈值，那么存储器系统可使用第二类型的错误控制操作来执行读取重试。在其它实例中，如果校验子权重未能满足阈值，那么存储器系统可使用第一类型的错误控制操作来执行读取重试。
15.通过使用用于错误校正操作的多级配置，存储器系统可通过基于校验子权重确定是否使用第二类型的错误控制操作执行读取重试来减少与存储器系统相关联的操作延时。使用用于错误校正操作的多级配置可提高存储器系统的整体效率，其可导致存储器系统经历读取、写入及擦除速度提高、功耗降低、处理时间缩短、存储器单元上的损耗减少及类似者。
16.本公开的特征首先在参考图1的系统背景中描述。本公开的特征在参考图2的流程图背景中描述。本公开的这些及其它特征参考图3到4在与用于存储器系统的动态错误控制配置相关的设备图及流程图背景中进一步说明及描述。
17.图1说明根据本文中公开的实例的支持用于存储器系统的动态错误控制配置的系统100的实例。系统100包含与存储器系统110耦合的主机系统105。
18.存储器系统110可为或包含任何装置或装置集合，其中装置或装置集合包含至少一个存储器阵列。举例来说，存储器系统110可为或包含通用快闪存储(ufs)装置、嵌入式多媒体控制器(emmc)设备、快闪装置、通用串行总线(usb)快闪装置、安全数字(sd)卡、固态硬盘(ssd)、硬盘驱动器(hdd)、双列直插式存储器模块(dimm)、小型dimm(so-dimm)或非易失性dimm(nvdimm)等其它可能。
19.系统100可包含于计算装置中，例如桌上型计算机、膝上型计算机、网络服务器、移动装置、交通工具(例如飞机、无人机、火车、汽车或其它运输工具)、物联网(iot)启用装置、嵌入式计算机(例如包含于交通工具、工业装备或联网商业装置中的嵌入式计算机)或包含存储器及处理装置的任何其它计算装置。
20.系统100可包含主机系统105，其可与存储器系统110耦合。在一些实例中，此耦合
可包含与主机系统控制器106的接口，主机系统控制器106可为经配置以致使主机系统105根据本文中描述的实例执行各种操作的控制器或控制组件的实例。主机系统105可包含一或多个装置，且在一些情况中可包含处理器芯片组及由处理器芯片组执行的软件堆叠。举例来说，主机系统105可包含经配置用于与存储器系统110或其中的装置通信的应用程序。处理器芯片组可包含一或多个核心、一或多个高速缓存(例如在主机系统105本地或包含于主机系统105中的存储器)、存储器控制器(例如nvdimm控制器)及存储协议控制器(例如外围组件互连快速(pcie)控制器、串行高级技术附接(sata)控制器)。举例来说，主机系统105可使用存储器系统110将数据写入到存储器系统110及从存储器系统110读取数据。尽管图1中展示一个存储器系统110，但主机系统105可与任何数量的存储器系统110耦合。
21.主机系统105可经由至少一个物理主机接口与存储器系统110耦合。在一些情况中，主机系统105及存储器系统110可经配置以使用相关联协议经由物理主机接口通信(例如，在存储器系统110与主机系统105之间交换或否则传送控制、地址、数据及其它信号)。物理主机接口的实例可包含(但不限于)sata接口、ufs接口、emmc接口、pcie接口、usb接口、光纤通道接口、小型计算机系统接口(scsi)、串行附接scsi(sas)、双倍数据速率(ddr)接口、dimm接口(例如支持ddr的dimm插槽接口)、开放式nand快闪接口(onfi)及低功率双倍数据速率(lpddr)接口。在一些实例中，一或多个此类接口可包含于主机系统105的主机系统控制器106及存储器系统110的存储器系统控制器115中或否则支持于其之间。在一些实例中，主机系统105可经由包含于存储器系统110中的每一存储器装置130的相应物理主机接口或经由包含于存储器系统110中的每一类型的存储器装置130的相应物理主机接口与存储器系统110耦合(例如，主机系统控制器106可与存储器系统控制器115耦合)。
22.存储器系统110可包含存储器系统控制器115及一或多个存储器装置130。存储器装置130可包含任何类型的存储器单元(例如非易失性存储器单元、易失性存储器单元或其任何组合)的一或多个存储器阵列。尽管在图1的实例中展示两个存储器装置130-a及130-b，但存储器系统110可包含任何数量的存储器装置130。此外，如果存储器系统110包含多于一个存储器装置130，那么存储器系统110内的不同存储器装置130可包含相同或不同类型的存储器单元。
23.存储器系统控制器115可与主机系统105耦合及通信(例如，经由物理主机接口)且可为经配置以致使存储器系统110根据本文中描述的实例执行各种操作的控制器或控制组件的实例。存储器系统控制器115还可与存储器装置130耦合及通信以执行例如在存储器装置130处读取数据、写入数据、擦除数据或刷新数据的操作以及其它此类操作，其一般可称为存取操作。在一些情况中，存储器系统控制器115可从主机系统105接收命令且与一或多个存储器装置130通信以执行此类命令(例如，在一或多个存储器装置130内的存储器阵列处)。举例来说，存储器系统控制器115可从主机系统105接收命令或操作且可将命令或操作转换为指令或适当命令以实现存储器装置130的期望存取。在一些情况中，存储器系统控制器115可与主机系统105及一或多个存储器装置130交换数据(例如，响应于或否则相关联于来自主机系统105的命令)。举例来说，存储器系统控制器115可将与存储器装置130相关联的响应(例如数据分组或其它信号)转换为用于主机系统105的对应信号。
24.存储器系统控制器115可经配置用于与存储器装置130相关联的其它操作。举例来说，存储器系统控制器115可执行或管理操作，例如损耗均衡操作、废弃项目收集操作、例如
错误检测操作或错误校正操作的错误控制操作、加密操作、高速缓存操作、媒体管理操作、后台刷新、健康监测及与来自主机系统105的命令相关联的逻辑地址(例如逻辑块地址(lba))与存储器装置130内的存储器单元相关联的物理地址(例如物理块地址)之间的地址转译。
25.存储器系统控制器115可包含硬件，例如一或多个集成电路或离散组件、缓冲存储器或其组合。硬件可包含具有专用(例如硬编码)逻辑的电路系统以执行在此归因于存储器系统控制器115的操作。存储器系统控制器115可为或包含微控制器、专用逻辑电路系统(例如现场可编程门阵列(fpga)、专用集成电路(asic)、数字信号处理器(dsp))或任何其它合适处理器或处理电路系统。
26.存储器系统控制器115还可包含本地存储器120。在一些情况中，本地存储器120可包含只读存储器(rom)或其它存储器，其可存储可由存储器系统控制器115执行的操作代码(例如可执行指令)以执行在此归因于存储器系统控制器115的功能。在一些情况中，本地存储器120可另外或替代地包含静态随机存取存储器(sram)或其它存储器，其可由存储器系统控制器115用于内部存储或计算，例如与在此归因于存储器系统控制器115的功能相关。另外或替代地，本地存储器120可用作存储器系统控制器115的高速缓存。举例来说，数据可在从存储器装置130读取或写入到存储器装置130时存储于本地存储器120中，且数据可在本地存储器120内用于随后检索或由主机系统105(例如，具有相对于存储器装置130的减少延时)根据高速缓存策略操纵(例如，更新)。
27.尽管图1中的存储器系统110的实例已被说明为包含存储器系统控制器115，但在一些情况中，存储器系统110可不包含存储器系统控制器115。举例来说，存储器系统110可另外或替代地依赖外部控制器(例如，由主机系统105实施)或一或多个本地控制器135，其可分别位于存储器装置130内部以执行在此归因于存储器系统控制器115的功能。一般来说，在此归因于存储器系统控制器115的一或多个功能可在一些情况中代以由主机系统105、本地控制器135或其任何组合执行。在一些情况中，至少部分由存储器系统控制器115管理的存储器装置130可称为受管理存储器装置。受管理存储器装置的实例是受管理nand(mnand)装置。
28.存储器装置130可包含一或多个非易失性存储器单元阵列。举例来说，存储器装置130可包含nand(例如nand快闪)存储器、rom、相变存储器(pcm)、自选择存储器、其它基于硫属化合物的存储器、铁电随机存取存储器(ram)(feram)、磁ram(mram)、nor(例如nor快闪)存储器、自旋转移转矩(stt)-mram、导电桥接ram(cbram)、电阻随机存取存储器(rram)、基于氧化物的rram(oxram)、电可擦除可编程rom(eeprom)或其任何组合。另外或替代地，存储器装置130可包含一或多个易失性存储器单元阵列。举例来说，存储器装置130可包含ram存储器单元，例如动态ram(dram)存储器单元及同步dram(sdram)存储器单元。
29.在一些实例中，存储器装置130可包含(例如，在相同裸片上或在相同封装内)本地控制器135，其可对相应存储器装置130的一或多个存储器单元执行操作。本地控制器135可与存储器系统控制器115一起操作或可执行在此归因于存储器系统控制器115的一或多个功能。举例来说，如图1中说明，存储器装置130-a可包含本地控制器135-a且存储器装置130-b可包含本地控制器135-b。
30.在一些情况中，存储器装置130可为或包含nand装置(例如nand快闪装置)。存储器
装置130可为或包含存储器裸片160。举例来说，在一些情况中，存储器装置130可为包含一或多个裸片160的封装。在一些实例中，裸片160可为从晶片切割的一片电子级半导体(例如从硅晶片切割的硅裸片)。每一裸片160可包含一或多个平面165，且每一平面165可包含一组相应块170，其中每一块170可包含一组相应页175，且每一页175可包含一组存储器单元。
31.在一些情况中，nand存储器装置130可包含经配置以各自存储一个信息位的存储器单元，其可称为单电平单元(slc)。另外或替代地，nand存储器装置130可包含经配置以各自存储多个信息位的存储器单元，其可在经配置以各自存储两个信息位时称为多电平单元(mlc)，在经配置以各自存储三个信息位时称为三电平单元(tlc)，在经配置以各自存储四个信息位时称为四电平单元(qlc)，或更一般称为多电平存储器单元。多电平存储器单元可相对于slc存储器单元提供更大存储密度，但在一些情况中，可涉及更窄读取或写入裕度或用于支持电路系统的更大复杂性。
32.在一些情况中，平面165可指代块170的群组，且在一些情况中，并发操作可在不同平面165内发生。举例来说，并发操作可对不同块170内的存储器单元执行，只要不同块170在不同平面165中。在一些情况中，个别块170可称为物理块，且虚拟块180可指代在其内可发生并发操作的块170的群组。举例来说，并发操作可对分别在平面165-a、165-b、165-c及165-d内的块170-a、170-b、170-c及170-d执行，且块170-a、170-b、170-c及170-d可统称为虚拟块180。在一些情况中，虚拟块180可包含来自不同存储器装置130的块170(例如，包含存储器装置130-a及存储器装置130-b的一或多个平面165中的块170)。在一些情况中，虚拟块180内的块170可在其相应平面165内具有相同块地址(例如，块170-a可为平面165-a的“块0”，块170-b可为平面165-b的“块0”，等等)。在一些情况中，在不同平面165中执行并发操作可遭受一或多个约束，例如对在其相应平面165内具有相同页地址的不同页175内的存储器单元执行并发操作(例如，与命令解码、页地址解码电路系统或跨平面165共享的其它电路系统相关)。
33.在一些情况中，块170可包含组织成行(页175)及列(例如串，未展示)的存储器单元。举例来说，相同页175中的存储器单元可共享共同字线(例如，与之耦合)，且相同串中的存储器单元可共享共同数字线(其可替代地称为位线)(例如，与之耦合)。
34.针对一些nand架构，存储器单元可在第一粒度级别(例如，在页粒度级别)读取及编程(例如，写入)，但可在第二粒度级别(例如，在块粒度级别)擦除。即，页175可为可独立编程或读取(例如，作为单个程序或读取操作的部分同时编程或读取)的最小存储器单元(例如存储器单元组)，且块170可为可独立擦除(例如，作为单个擦除操作的部分同时擦除)的最小存储器单元。此外，在一些情况中，nand存储器单元可在其可用新数据重写之前擦除。因此，举例来说，在一些情况中，用过页175可不更新，直到包含页175的整个块170被擦除。
35.系统100可包含支持用于存储器系统的动态错误控制配置的任何数量的非暂时性计算机可读媒体。举例来说，主机系统105、存储器系统控制器115或存储器装置130可包含或否则可存取存储指令(例如固件)的一或多个非暂时性计算机可读媒体以执行在此归因于主机系统105、存储器系统控制器115或存储器装置130的功能。举例来说，此类指令在由主机系统105(例如主机系统控制器106)、存储器系统控制器115或存储器装置130(例如本地控制器135)执行时可致使主机系统105、存储器系统控制器115或存储器装置130执行本
文中描述的一或多个相关联功能。
36.在一些实例中，存储器系统110可使用第一模式(例如第一类型的错误控制操作或bf模式)执行读取操作。举例来说，存储器系统可接收读取命令，基于读取命令从存储器系统110的第一位置检索第一组数据，且执行第一类型的错误控制操作。在一些情况中，存储器系统110可确定第一组数据是否包含一或多个错误(例如，确定读取操作是否通过)。存储器系统110可确定第一组数据包含一或多个错误(例如，第一组数据未能通过错误控制操作)且可基于一或多个错误使用第一类型的错误控制操作来执行读取重试操作。举例来说，存储器系统110可响应于确定第一组数据包含一或多个错误而从存储器系统110的第一位置检索第二组数据。
37.在一些情况中，存储器系统110可确定第二组数据是否包含一或多个错误(例如，确定读取重试操作是否通过或未通过错误控制操作)。存储器系统110可确定第二组数据包含一或多个错误(例如，第二组数据未能通过错误控制操作)。在此类情况中，存储器系统110可确定与第一类型的错误控制操作相关联的校验子权重是否满足阈值。存储器系统110可确定校验子权重满足阈值且切换操作模式以使用第二类型的错误控制操作来执行读取重试操作。第二类型的错误控制操作可具有可使用第二类型的错误控制操作来检测或校正的较高延时及较高数量的错误。在此类情况中，存储器系统110可对第二组数据执行第二类型的错误控制操作。
38.图2说明根据本文中公开的实例的支持用于存储器系统的动态错误控制配置的流程图200的实例。举例来说，流程图200的操作可由参考图1描述的存储器系统执行。可实施下文的替代实例，其中一些步骤以不同顺序执行或不执行。一些步骤可另外包含下文未提及的额外特征。流程图200说明其中存储器系统可实施用于存储器系统的动态错误控制配置的技术。
39.流程图200的方面可由控制器以及其它组件实施。另外或替代地，流程图200的方面可实施为存储于控制器(例如与存储器系统耦合的控制器)中的指令。举例来说，指令在由控制器(例如存储器系统控制器115)执行时可致使控制器执行流程图200的操作。
40.在一些读取操作中，可执行错误控制操作(例如ldpc)以确定从nand检索的数据中是否存在错误。ldpc可执行迭代操作以翻转一或多个信息位且确定数据是否包含错误。对存储于nand中的信息应用错误控制可帮助检测或校正(或两者)可在存储于nand中的信息中发生的错误。举例来说，作为nand的操作的部分，错误可响应于信息写入到nand中、信息从nand读出或nand的存储器单元的干扰而发生。第一类型的错误控制操作可相对于第二类型的错误控制操作具有更低延时(例如，需要更少时间来执行操作)、更低功耗及可检测或校正的错误数量的更低分辨率。第一类型的错误控制操作的实例可包含位翻转ldpc解码器或其它类型的ldpc解码器。第二类型的错误控制操作可相对于第一类型的错误控制操作具有更高延时(例如，需要更多时间来执行操作)、更高功耗及可检测或校正的错误数量的更高分辨率。第二类型的错误控制操作的实例可包含最小和ldpc解码器或其它类型的ldpc解码器。在一些情况中，错误控制操作可包含错误检测操作或错误检测代码(edc)、错误控制操作或错误校正代码(ecc)、单错误校正双错误检测(secded)代码或其它类型的错误校正代码。
41.第二类型的错误控制操作可比第一类型的错误控制操作经历更长处理时间及由
存储器系统经历的增加延时。在一些情况中，第二类型的错误控制操作可包含增加数量的迭代或每迭代增加延时，借此以降低速度执行操作。第二类型的错误控制操作可用于解码ldpc代码。
42.存储器系统中的电路可经配置以实施第一类型的错误控制操作及第二类型的错误控制操作两者。第一类型的错误控制操作可为可降低存储器系统中电路的计算复杂性的算法的实例。举例来说，存储器系统可使用电路及第一类型的错误控制操作来解码至少一个码字，其中解码操作需要19微秒来完成。在其它实例中，存储器系统可使用电路及第二类型的错误控制操作来解码至少一个码字，其中解码操作需要143微秒来完成。第二类型的错误控制操作可比第一类型的错误控制操作识别所检索数据中的增加错误量。在此类情况中，第一类型的错误控制操作可经历更短处理时间，但可校正所检索数据中的更少错误。第一类型的错误控制操作可比第二类型的错误控制操作包含更低延时及更低错误校正能力。在此类情况中，第一类型的错误控制操作可包含低延时及相对较低错误校正能力，且第二类型的错误控制操作可包含长延时及更高错误校正能力。
43.如果存储器系统包含低于阈值的位错误率，那么存储器系统可以比第二类型的错误控制操作增加的处理时间及更少迭代执行第一类型的错误控制操作。在一些系统中，存储器系统可对所检索数据执行第一类型的错误控制操作且接着切换操作模式且对所检索数据执行第二类型的错误控制操作。在不识别错误的情况下执行第一类型的错误控制操作及第二类型的错误控制操作两者可增加由存储器系统经历的处理时间及延时。在一些系统中，存储器系统可执行读取重试操作，直到所检索数据没有错误。在一些系统中，ldpc操作可执行一定数量的迭代，直到可校正一些或所有位或者直到满足迭代数量的上限。然而，迭代执行读取重试可增加由存储器系统经历的恢复时间。
44.描述用于在读取操作之后首先使用第一类型的错误控制操作来检查或解码所检索数据的技术。如果所检索数据包含预测可能通过第二类型的错误控制操作校正的错误，那么可使用第二类型的错误控制操作。否则，存储器系统通过改变读取参考电压或其它读取方法来继续读取重试操作。在此类情况中，存储器系统可确定在执行第一类型的错误控制操作之后是否切换到第二类型的错误控制操作。存储器系统可通过确定第一类型的错误控制操作的校验子权重是否满足阈值来使用关于电路及第一类型的错误控制操作的反馈。在此类情况中，存储器系统可基于确定校验子权重是否满足阈值来预测读取操作可通过(例如，可没有错误)第一类型的错误控制操作的第二例子的可能性。
45.在205，可接收读取命令。举例来说，主机系统可传输读取命令，且存储器系统可接收读取命令。读取命令可包含用于执行读取操作的存储器系统的第一位置的指示。第一位置可为用于存取存储器系统中信息的物理地址、逻辑地址或地址组合的实例。
46.在210，可执行读取操作。举例来说，存储器系统可执行读取操作。在此类情况中，存储器系统可响应于接收读取命令而识别其中存储信息的nand的位置(例如物理地址)且从nand检索信息。在一些实例中，存储器系统可从在读取命令中识别的存储器系统的第一位置检索第一组数据。从存储器系统的第一位置检索第一组数据可直接响应于接收读取命令。一组数据可包含一或多个信息位。在一些情况中，一组相同数据可从存储器系统中的相同位置检索。
47.在一些情况中，存储器装置(例如nand)可包含存储于位置的数据组及错误控制信
息(例如奇偶校验位)。当写入数据时，存储器系统可产生错误控制信息且将错误控制信息与数据一起存储于存储器装置中。错误控制信息可经配置以在从位置检索数据时帮助存储器系统确定存储于位置处的数据是否包含一或多个错误。此类技术可为所存储信息提供更大安全性。
48.存储器系统可包含可经配置以执行第一类型的错误控制操作及第二类型的错误控制操作的电路。存储器系统可使用第一类型的错误控制操作来执行读取操作。在此类情况中，存储器系统可响应于检索第一组数据而在第一持续时间内对第一组数据执行第一类型的错误控制操作。第一类型的错误控制操作可经配置以校正第一组数据的多达第一数量的错误。第一数量的错误可为损坏数据、无效数据、不连续数据或其组合的实例。
49.在215，可使用第一类型的错误控制操作来确定数据是否包含错误。举例来说，存储器系统可响应于执行第一类型的错误控制操作而确定第一组数据是否包含一或多个错误。一或多个错误可为第一数量的错误的实例。存储器系统可确定读取操作是否通过(例如，传输数据)。在一些实例中，存储器系统可确定数据不存在错误。举例来说，存储器系统可在执行读取操作之后确定读取操作通过。存储器系统可确定从nand检索的数据没有错误。
50.响应于存储器系统确定数据没有错误，存储器系统可将数据发送到缓冲器以传输到主机系统。另外或替代地，存储器系统可继续执行队列中的下一命令。举例来说，存储器系统可执行另一读取命令且可返回到方法的205或210。存储器系统可接收另一读取命令且从存储器系统的第二位置检索第三组数据。存储器系统的第二位置可不同于存储器系统的第一位置。第二位置可为用于存取存储器系统中信息的物理地址、逻辑地址或地址组合的实例。在一些情况中，存储器系统可在210对第三组数据执行第一类型的错误控制操作且在215响应于执行第一类型的错误控制操作而确定第三组数据中不存在一或多个错误。如果所检索数据不存在错误，那么所检索数据可发送到主机系统。
51.在一些情况中，存储器系统可在215确定数据包含错误。举例来说，存储器系统可在执行读取操作之后确定读取操作未能通过。存储器系统可确定从nand检索的第一组数据包含错误。在此类情况中，存储器系统可执行读取重试操作。
52.在220，可执行读取重试操作。举例来说，存储器系统可直接响应于确定第一组数据包含一或多个错误而从存储器系统的第一位置检索第二组数据。读取重试操作可为读取恢复操作的实例。读取重试可指代调整用于读取数据的参考电压且使用经调整参考电压重读数据的操作的实例。读取重试操作可经配置以补偿由于保持损失或热效应或两者而发生的电荷泄漏。举例来说，如果所检索数据包含错误，那么存储器系统可执行读取重试操作。作为读取重试的部分，存储器系统可调整所使用的参考电压，可从nand装置中的位置检索第二组数据，且将第一错误控制操作应用于第二组数据。在一些情况中，存储器系统可响应于检索第二组数据而对第二组数据执行第一类型的错误控制操作。举例来说，读取重试操作可使用相同于读取操作的操作模式(例如第一类型的错误控制操作)。读取重试操作可包含调整存储器系统的参考电压。举例来说，存储器系统可使读取参考电压移位。
53.在读取重试之后，如果第二组数据包含使用第一类型的错误控制操作无法校正的一或多个错误，那么存储器系统可检查与错误控制相关联的电路是否有能力执行第二类型的错误控制操作以及第一类型的错误控制操作。第二类型的错误控制操作可经配置以校正
比第一类型的错误控制操作更高的错误数量。然而，第二类型的错误控制操作需要更长时间(例如更高延时)且可比第一类型的错误控制操作消耗更多功率。如果第一类型的错误控制操作能够校正任何经识别错误，那么存储器系统可避免分配时间及资源来执行第二类型的错误控制操作。在此类情况中，如果可使用读取重试操作及第一类型的错误控制操作来校正错误，那么存储器系统可避免执行第二类型的错误控制操作。
54.在225，可确定数据是否包含错误。举例来说，存储器系统可响应于执行读取重试操作而确定第二组数据是否包含一或多个错误。在一些情况中，存储器系统可响应于对第二组数据执行第一类型的错误控制操作而确定第二组数据包含一或多个错误。存储器系统可确定读取重试操作是否通过(例如，向主机系统传输数据)。
55.在一些实例中，存储器系统可确定数据不存在错误。举例来说，存储器系统可在执行读取重试操作之后确定所检索数据通过错误控制操作。存储器系统可确定从nand检索的第二组数据没有错误。在此类情况中，存储器系统可继续下一阶段或下一代码且在205接收读取命令。如果所检索数据不存在错误，那么所检索数据可发送到主机系统。
56.在一些情况中，存储器系统可确定数据包含错误。举例来说，存储器系统可在执行读取重试操作之后确定读取重试操作未能通过。存储器系统可确定从nand检索的第二组数据包含错误。在此类情况中，存储器系统可确定校验子权重是否满足阈值。
57.在230，可确定校验子权重是否满足阈值。举例来说，存储器系统可响应于执行第一类型的错误控制操作而确定与第一类型的错误控制操作相关联的校验子权重是否满足阈值。在一些情况中，存储器系统可响应于确定第一组数据包含错误且确定第二组数据包含错误而确定校验子权重是否满足阈值。举例来说，存储器系统可响应于检索第二组数据而确定校验子权重是否满足阈值。
58.校验子权重的阈值可基于第二类型的错误控制操作的成功概率来选择，例如值600。在此类情况中，存储器系统可确定校验子权重高于或低于600。校验子权重可为码字中有多少位出错的近似指示的实例。如果校验子权重为高(例如，高于阈值)，那么校验子权重可指示码字可通过第二类型的错误控制操作校正的低概率。如果校验子权重为低(例如，低于阈值)，那么校验子权重可指示码字可通过第一类型的错误控制操作校正的高概率。假设第一类型的错误控制操作已未能校正码字，那么校验子权重可为通过第二类型的错误控制操作成功解码的机会指示。
59.在一些情况中，存储器系统可确定校验子权重未能满足阈值。在一些情况中，存储器系统可确定存储器系统不能接近校正错误(例如，无法使用第一类型的错误控制操作或第二类型的错误控制操作来校正剩余错误，取决于对所检索数据使用哪种类型)且可选择读取重试操作来减少读取中的错误数目。在此类情况中，存储器系统可继续在220执行读取重试操作。
60.在一些实例中，存储器系统可确定与对从存储器系统的第二位置检索的第三组数据执行的第一类型的错误控制操作相关联的校验子权重未能满足阈值。在220，存储器系统可响应于确定校验子权重未能满足阈值而从存储器系统的第二位置检索第四组数据。存储器系统可直接响应于确定校验子权重未能满足阈值而对第四组数据执行第一类型的错误控制操作。举例来说，存储器系统可使用第一类型的错误控制操作来执行读取重试操作。
61.在其它实例中，存储器系统可在230确定校验子权重满足阈值。在此类情况中，存
储器系统可尝试校正码字。存储器系统可确定存储器系统可接近校正错误(例如，能够使用第二类型的错误控制操作来校正错误)。响应于确定校验子权重满足阈值(例如，低于阈值)，存储器系统可切换到第二类型的错误控制操作。
62.在235，可发生错误控制模式的切换。举例来说，存储器系统可致使电路使用第二类型的错误控制操作作为读取操作的部分。存储器系统可切换到第二类型的错误控制操作且再次读取数据且使用第二类型的错误控制操作来检测及/或校正数据中的错误。存储器系统可进行到210或220以基于检索第二组数据来对第二组数据执行第二类型的错误控制操作。第二类型的错误控制操作可经配置以识别多达第二数量的错误，其不同于可通过第一错误控制操作识别的第一数量的错误。第二数量的错误可为损坏数据、无效数据、不连续数据或其组合的实例。
63.基于切换到第二类型的错误控制操作且进行到210或220，存储器系统可在使用第二类型的错误控制操作来执行读取操作之后在215或225确定读取操作是否通过。举例来说，存储器系统可响应于对第二组数据执行第二类型的错误控制操作而确定第二组数据是否包含一或多个错误。存储器系统可响应于确定第二组数据包含一或多个错误而向主机系统传输第二组数据包含一或多个错误的通知。在其它实例中，存储器系统可响应于确定第二组数据未能包含一或多个错误而向主机系统传输第二组数据。
64.在一些情况中，对第二组数据执行第二类型的错误控制操作可响应于确定第二组数据包含一或多个错误、确定校验子权重满足阈值或两者。通过在成功概率为高时执行第二类型的错误控制操作，存储器系统可经历操作时间缩短、延时减少及效率提高。
65.在一些实例中，存储器系统可结合执行第一类型的错误控制操作及执行第二类型的错误控制操作来执行不同读取操作。举例来说，存储器系统可用第一类型的错误控制操作来执行第一类型的读取操作。在一些情况中，第一类型的读取操作可为存储器系统执行读取重试的实例。在此类情况中，存储器系统可经历延时减少及校正能力降低。
66.在其它实例中，存储器系统可用第一类型的错误控制操作来执行第二类型的读取操作(例如读取重试)。第二类型的读取操作可为执行读取操作多次(例如多于一次)及执行错误控制操作的实例。
67.存储器系统可用第二类型的错误控制操作来执行第一类型的读取操作或第二类型的读取操作。在一些情况中，第二类型的读取操作可为存储器系统执行内部读取搜索或补偿且基于读取搜索来调整读取的实例。在此类情况中，存储器系统可经历分辨率不断提高。在此类情况中，存储器系统可通过组合第一或第二类型的读取操作与第一或第二类型的错误控制操作来提高nand读取性能。
68.图3展示根据本文中公开的实例的支持用于存储器系统的动态错误控制配置的存储器系统320的框图300。存储器系统320可为参考图1到2描述的存储器系统的方面的实例。存储器系统320或其各种组件可为用于执行本文中描述的存储器系统的动态错误控制配置的各个方面的构件的实例。举例来说，存储器系统320可包含读取组件325、第一类型错误控制组件330、错误检测组件335、读取重试组件340、第二类型错误控制组件345、校验子权重组件350或其任何组合。这些组件中的每一者可直接或间接彼此通信(例如，经由一或多个总线)。
69.读取组件325可经配置为或否则支持用于至少部分基于读取命令从存储器系统的
第一位置检索第一组数据的构件。第一类型错误控制组件330可经配置为或否则支持用于至少基于检索第一组数据来在第一持续时间内对第一组数据执行第一类型的错误控制操作的构件，第一类型的错误控制操作经配置以识别多达第一数量的错误。错误检测组件335可经配置为或否则支持用于至少部分基于执行第一类型的错误控制操作来确定第一组数据是否包含一或多个错误的构件。读取重试组件340可经配置为或否则支持用于至少部分基于确定第一组数据包含一或多个错误来从存储器系统的第一位置检索第二组数据的构件。校验子权重组件350可经配置为或否则支持用于至少部分基于检索第二组数据来确定与第一类型的错误控制操作相关联的校验子权重是否满足阈值的构件。第二类型错误控制组件345可经配置为或否则支持用于至少部分基于检索第二组数据且确定校验子权重满足阈值来在第二持续时间内对第二组数据执行第二类型的错误控制操作的构件，第二类型的错误控制操作经配置以识别多达第二数量的错误。
70.在一些实例中，读取组件325可经配置为或否则支持用于从存储器系统的第二位置检索第三组数据的构件。在一些实例中，错误检测组件335可经配置为或否则支持用于至少部分基于对第三组数据执行第一类型的错误控制操作来确定第三组数据中不存在一或多个错误的构件。在一些实例中，读取组件325可经配置为或否则支持用于至少部分基于确定第三组数据中不存在一或多个错误来从存储器系统的第三位置检索第四组数据的构件。
71.在一些实例中，校验子权重组件350可经配置为或否则支持用于确定与对从存储器系统的第二位置检索的第三组数据执行的第一类型的错误控制操作相关联的校验子权重未能满足阈值的构件。在一些实例中，读取重试组件340可经配置为或否则支持用于至少部分基于确定校验子权重未能满足阈值来从存储器系统的第二位置检索第四组数据的构件。在一些实例中，第一类型错误控制组件330可经配置为或否则支持用于至少部分基于确定校验子权重未能满足阈值来对第四组数据执行第一类型的错误控制操作的构件。
72.在一些实例中，错误检测组件335可经配置为或否则支持用于至少部分基于对第二组数据执行第二类型的错误控制操作来确定第二组数据是否包含一或多个错误的构件。
73.在一些实例中，错误检测组件335可经配置为或否则支持用于至少部分基于确定第二组数据包含一或多个错误来向主机系统传输第二组数据包含一或多个错误的通知的构件。
74.在一些实例中，错误检测组件335可经配置为或否则支持用于至少部分基于确定第二组数据未能包含一或多个错误来向主机系统传输第二组数据的构件。
75.在一些实例中，第一类型错误控制组件330可经配置为或否则支持用于至少部分基于检索第二组数据来对第二组数据执行第一类型的错误控制操作的构件。在一些实例中，错误检测组件335可经配置为或否则支持用于至少基于对第二组数据执行第一类型的错误控制操作来确定第二组数据包含一或多个错误的构件，其中对第二组数据执行第二类型的错误控制操作至少部分基于确定第二组数据包含一或多个错误。
76.在一些实例中，读取组件325可经配置为或否则支持用于从主机系统接收包含第一位置的指示的读取命令的构件，其中从存储器系统的第一位置检索第一组数据至少部分基于接收读取命令。
77.在一些实例中，第一类型的错误控制操作比第二类型的错误控制操作包含更低延时及更低错误校正能力。
78.图4展示说明根据本文中公开的实例的支持用于存储器系统的动态错误控制配置的方法400的流程图。方法400的操作可由本文中描述的存储器系统或其组件实施。举例来说，方法400的操作可由参考图1到3描述的存储器系统执行。在一些实例中，存储器系统可执行一组指令以控制装置的功能元件执行所描述功能。另外或替代地，存储器系统可使用专用硬件来执行所描述功能的方面。
79.在405，可检索第一组数据。举例来说，方法可包含至少部分基于读取命令从存储器系统的第一位置检索第一组数据。操作405可根据本文中公开的实例来执行。在一些实例中，操作405的方面可由参考图3描述的读取组件325执行。
80.在410，可执行第一类型的错误控制操作。举例来说，方法可包含至少基于检索第一组数据来在第一持续时间内对第一组数据执行第一类型的错误控制操作，第一类型的错误控制操作经配置以识别多达第一数量的错误。操作410可根据本文中公开的实例来执行。在一些实例中，操作410的方面可由参考图3描述的第一类型错误控制组件330执行。
81.在415，可进行确定。举例来说，方法可包含至少部分基于执行第一类型的错误控制操作来确定第一组数据是否包含一或多个错误。操作415可根据本文中公开的实例来执行。在一些实例中，操作415的方面可由参考图3描述的错误检测组件335执行。
82.在420，可检索第二组数据。举例来说，方法可包含至少部分基于确定第一组数据包含一或多个错误来从存储器系统的第一位置检索第二组数据。操作420可根据本文中公开的实例来执行。在一些实例中，操作420的方面可由参考图3描述的读取重试组件340执行。
83.在425，可确定校验子权重。举例来说，方法可包含至少部分基于检索第二组数据来确定与第一类型的错误控制操作相关联的校验子权重是否满足阈值。操作425可根据本文中公开的实例来执行。在一些实例中，操作425的方面可由参考图3描述的校验子权重组件350执行。
84.在430，可执行第二类型的错误控制操作。举例来说，方法可包含至少部分基于检索第二组数据来在第二持续时间内对第二组数据执行第二类型的错误控制操作，第二类型的错误控制操作经配置以识别多达第二数量的错误。操作430可根据本文中公开的实例来执行。在一些实例中，操作430的方面可由参考图3描述的第二类型错误控制组件345执行。
85.在一些实例中，本文中描述的设备可执行一或若干方法，例如方法400。设备可包含用于以下的特征、电路系统、逻辑、构件或指令(例如存储可由处理器执行的指令的非暂时性计算机可读媒体)：至少部分基于读取命令从存储器系统的第一位置检索第一组数据；至少基于检索第一组数据来在第一持续时间内对第一组数据执行第一类型的错误控制操作，第一类型的错误控制操作经配置以识别多达第一数量的错误；至少部分基于执行第一类型的错误控制操作来确定第一组数据是否包含一或多个错误；至少部分基于确定第一组数据包含一或多个错误来从存储器系统的第一位置检索第二组数据；至少部分基于检索第二组数据来确定与第一类型的错误控制操作相关联的校验子权重是否满足阈值；及至少部分基于检索第二组数据且确定校验子权重满足阈值来在第二持续时间内对第二组数据执行第二类型的错误控制操作，第二类型的错误控制操作经配置以识别多达第二数量的错误。
86.本文中描述的方法400及设备的一些实例可进一步包含用于以下的操作、特征、电
路系统、逻辑、构件或指令：从存储器系统的第二位置检索第三组数据；至少部分基于对第三组数据执行第一类型的错误控制操作来确定第三组数据中可不存在一或多个错误；及至少部分基于确定第三组数据中不存在一或多个错误来从存储器系统的第三位置检索第四组数据。
87.本文中描述的方法400及设备的一些实例可进一步包含用于以下的操作、特征、电路系统、逻辑、构件或指令：确定与对从存储器系统的第二位置检索的第三组数据执行的第一类型的错误控制操作相关联的校验子权重未能满足阈值；至少部分基于确定校验子权重未能满足阈值来从存储器系统的第二位置检索第四组数据；及至少部分基于确定校验子权重未能满足阈值来对第四组数据执行第一类型的错误控制操作。
88.本文中描述的方法400及设备的一些实例可进一步包含用于至少部分基于对第二组数据执行第二类型的错误控制操作来确定第二组数据是否包含一或多个错误的操作、特征、电路系统、逻辑、构件或指令。
89.本文中描述的方法400及设备的一些实例可进一步包含用于至少部分基于确定第二组数据包含一或多个错误来向主机系统传输第二组数据包含一或多个错误的通知的操作、特征、电路系统、逻辑、构件或指令。
90.本文中描述的方法400及设备的一些实例可进一步包含用于至少部分基于确定第二组数据未能包含一或多个错误来向主机系统传输第二组数据的操作、特征、电路系统、逻辑、构件或指令。
91.本文中描述的方法400及设备的一些实例可进一步包含用于以下的操作、特征、电路系统、逻辑、构件或指令：至少部分基于检索第二组数据来对第二组数据执行第一类型的错误控制操作；及至少基于对第二组数据执行第一类型的错误控制操作来确定第二组数据包含一或多个错误，其中对第二组数据执行第二类型的错误控制操作可至少部分基于确定第二组数据包含一或多个错误。
92.本文中描述的方法400及设备的一些实例可进一步包含用于从主机系统接收包含第一位置的指示的读取命令的操作、特征、电路系统、逻辑、构件或指令，其中从存储器系统的第一位置检索第一组数据可至少部分基于接收读取命令。
93.在本文中描述的方法400及设备的一些实例中，第一类型的错误控制操作比第二类型的错误控制操作包含更低延时及更低错误校正能力。
94.应注意，上述方法描述可能实施方案，且操作及步骤可经重新布置或否则修改，且其它实施方案是可能的。此外，可组合来自方法中的两者或更多者的部分。
95.本文中描述的信息及信号可使用各种不同科技及技术中的任何者来表示。举例来说，可贯穿上文描述引用的数据、指令、命令、信息、信号、位、符号及芯片可由电压、电流、电磁波、磁场或磁粒子、光场或光粒子或其任何组合表示。一些图式可将信号说明为单个信号；然而，信号可表示信号的总线，其中总线可具有各种位宽度。
96.术语“电子通信”、“导电接触”、“连接”及“耦合”可指代支持信号在组件之间流动的组件之间的关系。如果组件之间存在可在任何时间支持信号在组件之间流动的任何导电路径，那么可认为组件彼此电子通信(或彼此导电接触、连接或耦合)。在任何给定时间，基于包含经连接组件的装置的操作，彼此电子通信(或彼此导电接触或连接或耦合)的组件之间的导电路径可为开路或闭路。经连接组件之间的导电路径可为组件之间的直接导电路
径，或经连接组件之间的导电路径可为可包含中间组件(例如开关、晶体管或其它组件)的间接导电路径。在一些实例中，经连接组件之间的信号流动可例如使用一或多个中间组件(例如开关或晶体管)来中断一段时间。
97.术语“耦合”指代从组件之间的开路关系(其中信号当前不能够通过导电路径来传送于组件之间)转变为组件之间的闭路关系(其中信号能够通过导电路径来传送于组件之间)的条件。如果例如控制器的组件将其它组件耦合在一起，那么组件引发允许信号通过先前不容许信号流动的导电路径来流动于其它组件之间的改变。
98.术语“隔离”指代其中信号当前无法流动于组件之间的组件之间的关系。如果组件之间存在开路，那么其彼此隔离。举例来说，如果定位于两个组件之间的开关打开，那么由开关分离的组件彼此隔离。如果控制器隔离两个组件，那么控制器引起阻止信号使用先前容许信号流动的导电路径来流动于组件之间的改变。
99.术语“如果”、“当...时”、“基于”或“至少部分基于”可互换使用。在一些实例中，如果术语“如果”、“当...时”、“基于”或“至少部分基于”用于描述条件动作、条件过程或过程的部分之间的连接，那么术语可互换。
100.术语“响应于”可指代至少部分(如果不是完全)由于先前条件或动作而发生的一个条件或动作。举例来说，可执行第一条件或动作且第二条件或动作可至少部分由于先前条件或动作发生而发生(无论是否直接在或在发生于第一条件或动作之后的一或多个其它中间条件或动作之后)。
101.另外，术语“直接地响应于”或“直接响应于”可指代一个条件或动作直接由于先前条件或动作而发生。在一些实例中，可执行第一条件或动作且第二条件或动作可直接由于先前条件或动作发生而发生，与其它条件或动作是否发生无关。在一些实例中，可执行第一条件或动作且第二条件或动作可直接由于先前条件或动作发生而发生，使得在较早条件或动作与第二条件或动作之间无其它中间条件或动作发生或在较早条件或动作与第二条件或动作之间发生有限数量的一或多个中间步骤或动作。除非另有规定，否则本文中描述为“基于”、“至少部分基于”或“响应于”某个其它步骤、动作、事件或条件来执行的任何条件或动作可另外或替代地(例如，在替代实例中)“直接响应于”或“直接地响应于”此其它动作或条件而执行。
102.本文中论述的装置(包含存储器阵列)可形成于半导体衬底(例如硅、锗、硅锗合金、砷化镓、氮化镓等)上。在一些实例中，衬底是半导体晶片。在一些其它实例中，衬底可为绝缘体上硅(soi)衬底，例如玻璃上硅(sog)或蓝宝石上硅(sop)或另一衬底上半导体材料外延层。衬底或衬底子区域的导电性可通过使用各种化学物种(包含(但不限于)磷、硼或砷)进行掺杂来控制。掺杂可在衬底的初始形成或生长期间通过离子植入或通过任何其它掺杂方法来执行。
103.本文中论述的切换组件或晶体管可表示场效晶体管(fet)且包括三端子装置，其包含源极、漏极及栅极。端子可通过导电材料(例如金属)连接到其它电子元件。源极及漏极可为导电的且可包括重度掺杂(例如，简并)半导体区域。源极及漏极可通过轻度掺杂半导体区域或沟道分离。如果沟道是n型(即，多数载子是电子)，那么fet可称为n型fet。如果沟道是p型(即，多数载子是空穴)，那么fet可称为p型fet。沟道可由绝缘栅极氧化物封盖。沟道导电性可通过将电压施加到栅极来控制。举例来说，将正电压或负电压分别施加到n型
fet或p型fet可导致沟道变为导电。如果将大于或等于晶体管的阈值电压的电压施加到晶体管栅极，那么晶体管可“接通”或“激活”。如果将小于晶体管的阈值电压的电压施加到晶体管栅极，那么晶体管可“关断”或“撤销激活”。
104.本文中结合附图阐述的描述对实例配置进行描述且不表示可实施或在权利要求书的范围内的所有实例。本文中使用的术语“示范性”意味着“充当实例、例子或说明”而非“优选”或“优于其它实例”。详细描述包含用于提供所描述技术的理解的具体细节。然而，这些技术可在没有这些具体细节的情况下实践。在一些例子中，以框图形式展示众所周知结构及装置以免模糊所描述实例的概念。
105.在附图中，类似组件或特征可具有相同参考标记。此外，相同类型的各种组件可通过使参考标记后接连字符及区分类似组件的第二标记来区分。如果说明书中仅使用第一参考标记，那么描述适用于具有相同第一参考标记的类似组件中的任一者，不管第二参考标记为何。
106.本文中描述的功能可在硬件、由处理器执行的软件、固件或其任何组合中实施。如果在由处理器执行的软件中实施，那么功能可作为一或多个指令或代码存储于计算机可读媒体上或通过计算机可读媒体传输。其它实例及实施方案是在本公开及所附权利要求书的范围内。举例来说，由于软件的性质，上述功能可使用由处理器执行的软件、硬件、固件、硬接线或这些中的任何者的组合来实施。实施功能的特征还可物理定位于各种位置处，包含经分布使得在不同物理位置处实施功能的部分。
107.举例来说，本文中结合公开内容描述的各种说明块及组件可使用经设计以执行本文中描述的功能的通用处理器、dsp、asic、fpga或其它可编程逻辑装置、离散门或晶体管逻辑、离散硬件组件或其任何组合来实施或执行。通用处理器可为微处理器，但在替代例中，处理器可为任何处理器、控制器、微控制器或状态机。处理器可实施为计算装置的组合(例如dsp及微处理器的组合、多个微处理器、结合dsp核心的一或多个微处理器或任何其它此配置)。
108.如本文中(包含在权利要求书中)使用，项目列表(例如以例如
“…
中的至少一者”或
“…
中的一或多者”的短语开头的项目列表)中使用的“或”指示包含性列表，使得(例如)a、b或c中的至少一者的列表意味着a或b或c或ab或ac或bc或abc(即，a及b及c)。此外，如本文中使用，短语“基于”不应解释为参考一组封闭条件。举例来说，在不脱离本公开的范围的情况下，描述为“基于条件a”的示范性步骤可基于条件a及条件b两者。换句话说，如本文中使用，短语“基于”应以相同于短语“至少部分基于”的方式解释。
109.计算机可读媒体包含非暂时性计算机存储媒体及通信媒体两者，其包含促进计算机程序从一个位置转移到另一位置的任何媒体。非暂时性存储媒体可为可由通用或专用计算机存取的任何可用媒体。通过实例而非限制，非暂时性计算机可读媒体可包括ram、rom、电可擦除可编程只读存储器(eeprom)、光盘(cd)rom或其它光盘存储装置、磁盘存储装置或其它磁性存储装置或可用于携载或存储呈指令或数据结构形式的期望程序代码构件且可由通用或专用计算机或通用或专用处理器存取的任何其它非暂时性媒体。此外，任何连接适当地称为计算机可读媒体。举例来说，如果软件使用同轴电缆、光纤光缆、双绞线、数字用户线(dsl)或无线技术(例如红外线、无线电及微波)从网站、服务器或其它远程源传输，那么在媒体的定义中包含同轴电缆、光纤光缆、双绞线、dsl或无线技术(例如红外线、无线电
及微波)。如本文中使用，磁盘及光盘包含cd、激光光盘、光盘、数字多功能光盘(dvd)、软盘及蓝光光盘，其中磁盘通常磁性地重现数据，而光盘使用激光光学地重现数据。上文的组合也包含于计算机可读媒体的范围内。
110.提供本文中的描述来使所属领域的技术人员能够制造或使用本公开。所属领域的技术人员将明白本公开的各种修改，且可在不脱离本公开的范围的情况下将本文中定义的一般原理应用到其它变化。因此，本公开不限于本文中描述的实例及设计，而是应符合与本文中公开的原理及新颖特征一致的最广范围。