具有单个绝缘层的宽带隙半导体双极电荷俘获非易失性存储器及其制造方法

技术特征：
1.一种电荷俘获半导体器件，包括具有下宽带隙半导体沟道层和一个或更多个对应的欧姆接触区、上宽带隙半导体沟道层和一个或更多个对应的欧姆接触区、布置在上宽带隙半导体沟道层和下半导体沟道层之一或这两者上的一个或更多个绝缘层、布置在上宽带隙半导体沟道层和/或下宽带隙半导体沟道层与所述一个或更多个绝缘层之间的一个或更多个电荷俘获层、以及与对应的绝缘层接触的一个或更多个控制栅极的结构。2.根据权利要求1所述的器件，其中所述上宽带隙半导体沟道层是n型掺杂或p型掺杂的、或者是未掺杂的；所述下宽带隙半导体沟道层是p型掺杂或n型掺杂的、或者是未掺杂的；所述上宽带隙半导体沟道的对应的欧姆接触区是p型欧姆接触区或n型欧姆接触区；并且所述下宽带隙半导体沟道的对应的欧姆接触区是p型欧姆接触区或n型欧姆接触区。3.根据权利要求1所述的器件，其中所述电荷俘获层中的至少一个布置在所述上宽带隙半导体沟道层上；所述绝缘层之一布置在所述电荷俘获层上；并且所述控制栅极之一布置在所述绝缘层上，形成顶部栅极结构。4.根据权利要求1所述的器件，其中在所述上宽带隙半导体沟道层上布置有上电荷俘获层；在所述上电荷俘获层上布置有上绝缘层；在所述上绝缘层上布置有顶部控制栅极；在所述下宽带隙半导体沟道层下布置有下电荷俘获层；在所述电荷俘获层下布置有下绝缘层；并且在所述下绝缘层下布置有底部栅极，形成双栅或双重栅结构。5.根据权利要求1所述的器件，其中所述绝缘层中的一个或更多个由阻挡氧化物制成，所述阻挡氧化物选自氧化硅(sio)、氧化铝(alo)、氧化镓(gao)、氧化锆(zro)、氧化铪(hfo)或氧化铪锆(hfzro)，或者由氮化物介电材料制成，所述氮化物介电材料选自氮化硅(sin)、氮氧化硅(sion)、氮氧化铝(alon)或氮氧化镓(gaon)。6.根据权利要求1所述的器件，其中所述一个或更多个电荷俘获层选自与所述绝缘层直接接触的上宽带隙半导体沟道层或下宽带隙半导体沟道层中的任何一个的改性半导体表面、与所述上宽带隙半导体沟道层或下宽带隙半导体沟道层中的任何一个分开的层、重掺杂半导体层、或金属层。7.根据权利要求1所述的器件，还包括布置在上宽带隙半导体沟道层下的阻挡层，其中所述阻挡层是具有比所述上宽带隙半导体沟道层或所述下宽带隙半导体沟道层的带隙更宽的带隙的半导体材料，其中所述半导体材料包括氮化铝(aln)、氮化铝镓(algan)、或与所述上宽带隙半导体沟道层或下宽带隙半导体沟道层形成异质结结构的其它半导体材料。8.根据权利要求2所述的器件，其中所述p型掺杂的上宽带隙半导体沟道或下宽带隙半导体沟道选自p型gan、p型sic、p型aln、p型ga2o3、p型金刚石、或宽带隙半导体异质结，所述宽带隙半导体异质结选自algan/gan、aln/algan/gan、algan/aln/gan、aln/algan/aln/gan或aln/gan结构；所述n型掺杂的上宽带隙半导体沟道或下宽带隙半导体沟道选自n型gan、n型sic、n型aln、n型ga2o3、n型金刚石、或宽带隙半导体异质结结构，所述宽带隙半导体异质结结构选自algan/gan、aln/algan/gan、algan/aln/gan、aln/algan/aln/gan或aln/gan结构。9.根据权利要求1所述的器件，在所述下宽带隙半导体沟道不是衬底时，所述器件还包括缓冲层和衬底，其中所述衬底选自硅、蓝宝石、金刚石、碳化硅(sic)、氮化铝(aln)或氮化镓(gan)；所述缓冲层选自氮化铝(aln)、氮化镓(gan)、氮化铟(inn)或它们的任何合金。10.一种包括根据权利要求1所述的器件的互补逻辑电路。
11.一种制造根据权利要求1所述的器件的方法，包括：提供包括至少衬底、缓冲层、下宽带隙半导体层、阻挡层和上宽带隙半导体层的结构；部分地去除所述上宽带隙半导体沟道层，以部分地暴露所述阻挡层，在所述阻挡层上留下所述上宽带隙半导体沟道层的有源区，用于随后与栅极结构接合；在所述阻挡层的去除了所述上宽带隙半导体沟道的区域的两个相对侧上提供一对相同的欧姆接触区；在所述上宽带隙半导体沟道层的将与栅极结构接合的有源区的两个相对侧上提供一对不完全相同的欧姆接触区；在所述上宽带隙半导体沟道层的有源区处提供凹槽，用于与栅极结构接合；在所述上宽带隙半导体层的凹槽的表面之上提供电荷俘获层；在所述上宽带隙半导体沟道层和阻挡层上的欧姆接触区、电荷俘获层、以及除了设有欧姆接触的区域之外的其它区域上提供绝缘层；在所述上宽带隙半导体沟道层的凹槽上提供栅电极，以覆盖至少栅极底脚区域，在所述栅极底脚区域处所述绝缘层设置在所述凹槽中的电荷俘获层上；从覆盖欧姆接触区的水平表面和部分地覆盖其垂直表面的绝缘层中有选择性地去除绝缘层，使得所述上宽带隙半导体沟道层保持被绝缘层绝缘，同时对应的欧姆接触区的接触窗口被打开；以及在所述栅电极和欧姆接触区上沉积焊盘金属以在其上形成焊盘。12.根据权利要求11所述的方法，其中所述电荷俘获层是通过对上宽带隙半导体沟道层进行等离子体处理或者通过利用化学气相沉积、分子束外延、溅射、原子层沉积或蒸发或类似工艺进行的外延生长而提供的，所述等离子体处理包括氧等离子体处理。13.一种在单次工艺运行中在单个衬底上制造用于宽带隙半导体基互补逻辑(cl)门的单片集成增强型(e-mode)n沟道场效应晶体管(n-fet)和p沟道场效应晶体管(p-eft)的方法，包括：提供衬底层，在所述衬底上设有缓冲层，布置在所述缓冲层上的下宽带隙半导体沟道层，布置在所述下宽带隙半导体沟道层上的阻挡层，以及布置在所述阻挡层上的上宽带隙半导体沟道层；在具有第二掺杂类型的宽带隙半导体沟道层上提供硬掩模，用于在随后的图案化期间进行掩蔽；从n-fet的栅极区域和在p-fet外部的区域有选择性地去除未掩蔽的上宽带隙半导体层；从所述上宽带隙半导体沟道被有选择性地去除的位置去除硬掩模，随后在p-fet和n-fet区域上沉积表面钝化层；通过在所述表面钝化层上的对应区域中打开接触窗口而分别在n-fet和p-fet上提供对应的欧姆接触区；去除在所述p-fet的栅极区域上的表面钝化层，随后在所述上宽带隙半导体沟道层上开凹槽，以形成凹陷的p-fet栅极区域；对所述凹陷的p-fet栅极区域进行表面处理，随后在所述n-fet和p-fet两者上沉积介
电层；通过多能级离子注入隔离所述n-fet和p-fet；从n-fet的对应的欧姆接触区和栅极区域有选择性地去除质电层；分别在所述n-fet和p-eft的对应的栅极区域上提供栅电极；以及在所述栅电极和欧姆接触区上沉积焊盘金属以在其上形成焊盘。14.根据权利要求13所述的方法，其中所述下宽带隙半导体沟道层和所述上宽带隙半导体沟道层由氮化镓(gan)、碳化硅(sic)、氮化铝(aln)、氧化镓(ga2o3)、金刚石、或宽带隙半导体异质结结构制成，所述宽带隙半导体异质结结构选自algan/gan、aln/algan/gan、algan/aln/gan、aln/algan/aln/gan或aln/gan结构。15.根据权利要求13所述的方法，其中所述介电层由氧化硅(sio)、氧化铝(alo)、氧化镓(gao)、氧化锆(zro)、氧化铪(hfo)或氧化铪锆(hfzro)制成，或者由氮化物介电材料制成，所述氮化物介电材料包括氮化硅(sin)、氮氧化硅(sion)、氮氧化铝(alon)或氮氧化镓(gaon)。16.根据权利要求13所述的方法，其中所述表面钝化层由氧化硅(sio)、氧化铝(alo)、氧化镓(gao)、氧化锆(zro)、氧化铪(hfo)或氧化铪锆(hfzro)制成；或者由氮化物介电材料制成，所述氮化物介电材料包括氮化硅(sin)、氮化铝(aln)、氮氧化硅(sion)、氮氧化铝(alon)或氮氧化镓(gaon)；或者由双层或多层介电材料制成，所述双层或多层介电材料包括aln/sin、aln/sio、aln/alo、alon/aln/sin、alon/aln/sio或alon/aln/alo。17.根据权利要求13所述的方法，其中所述对凹陷的p-gan栅极区域进行表面处理是通过等离子体处理实施的，所述等离子体包括但不限于氧等离子体、氢等离子体和氮等离子体；或者是通过溶剂处理实施的，所述溶剂包括但不限于稀释或未稀释的盐酸、氢硫酸、氢氟酸、食人鱼溶液、四甲基氢氧化铵溶液、氨溶液。18.根据权利要求13所述的方法，其中所述n-fet与p-fet的对应栅极具有1:10的栅极纵横比。19.一种根据权利要求13的方法制备的集成氮化镓基互补逻辑门。20.一种单级或多级逻辑电路，包括一个或更多个根据权利要求19所述的集成氮化镓基互补逻辑门，其中所述单级逻辑电路包括反相器、或非(nor)门、与非(nand)门和传输门；所述多级逻辑电路包括锁存单元和环形振荡器。

技术总结
本申请提供了一种仅具有一个单个绝缘层的宽带隙半导体双极电荷俘获(BCT)非易失性存储器结构及其制造方法。本申请还提供了一种基于所提出的存储器结构的用于氮化镓(GaN)基互补逻辑(CL)门的单片集成增强型(E-mode)n沟道和p沟道场效应晶体管(n-FET和p-EFT)、以及在单次工艺运行中的制造所述场效应晶体管的方法和结合有一个或更多个所述GaN基CL门的多种逻辑电路。逻辑电路。逻辑电路。


技术研发人员：陈敬 郑柘炀 陈涛 张力
受保护的技术使用者：香港科技大学
技术研发日：2022.08.12
技术公布日：2023/2/17