一种虚拟图形填充方法和半导体器件版图与流程

1.本发明涉及集成电路设计领域，具体涉及一种虚拟图形填充方法和半导体器件版图。


背景技术：

2.动态随机存取存储器dram(英文：dynamic random access memory，简称dram)工艺中，主要的电容单元称为单元阵列，电容以外的区域称为周边区域，在工艺制造过程中，对于同一层，单元阵列区域和周边区域需要不同的工艺过程来完成。而单元阵列区域的工艺过程相比周边区域更加复杂，需要更多次的曝光，刻蚀。在中间曝光和刻蚀的过程中需要先将周边区域遮挡住，只留下单元阵列区域。为了解决刻蚀单元阵列的负载效应问题，而引入虚拟图形。
3.刻蚀技术包括湿法刻蚀和干法刻蚀，对较小的关键尺寸一般采用干法刻蚀技术，干法刻蚀一般采用等离子腐蚀技术。依靠高辉光放电形成的化学活性的游离基与被腐蚀的材料发生化学反应，形成挥发性的产物，是材料不断被腐蚀。刻蚀负载效应是因图形密度分布不均，会导致刻蚀在较密集的地方刻蚀速度较慢，在稀疏的地方刻蚀的速度较快，这使得稀疏地区会过度刻蚀。通常按照跨距铺满整个剩余空间的虚拟图形层来解决图形密度分布不均的情况。


技术实现要素：

4.本发明的目的是提供一种虚拟图形填充方法和半导体器件版图。
5.本技术一方面提供了一种虚拟图形填充方法，包括：获取未填充的版图布局；计算所述版图上的不可填充区域；若所述版图上的不可填充区域至少为两个，当相邻的两个不可填充区域的第一边界和/或第二边界不在同一直线上时，在所述相邻的两个不可填充区域之间添加矩形区域，所述矩形区域作为新增的不可填充区域。
6.可选地，所述在所述相邻的两个不可填充区域之间添加矩形区域，包括：以所述相邻的两个不可填充区域中间的区域的中线作为所述矩形区域的中线。
7.可选地，所述在所述相邻的两个不可填充区域之间添加矩形区域，包括：在所述相邻的两个不可填充区域的所述第一边界均新增第一高度区域；在所述相邻的两个不可填充区域的所述第二边界均新增第二高度区域。
8.可选地，所述第一高度区域的高度和所述第二高度区域的高度均为所述虚拟图形宽度与所述虚拟图形间距之和。
9.可选地，所述方法还包括：比较在所述相邻的两个不可填充区域的所述第一边界新增的所述第一高度区域的边界；选择远离所述第一边界的第一高度区域；所述矩形区域的一端与所述远离所述第一边界的第一高度区域的边界平齐。
10.可选地，所述方法还包括：比较在所述相邻的两个不可填充区域的所述第二边界新增的所述第二高度区域的边界；选择远离所述第二边界的第二高度区域；所述矩形区域
的一端与所述远离所述第二边界的第二高度区域的边界平齐。
11.可选地，所述方法还包括：移除所述第一高度区域和所述第二高度区域。
12.可选地，所述方法还包括：沿所述不可填充区域的所述第一边界和所述第二边界分别布置虚拟图形，所述第一边界与所述第二边界相对；沿第一方向延伸布置位于所述第一边界与所述第二边界的所述虚拟图形至可填充区域的边界，所述第一方向平行于所述第一边界；在所述版图上的所述可填充区域的剩余空间，在第二方向上间隔地布置所述虚拟图形，所述第二方向垂直于所述第一方向；去除与所述不可填充区域交叠的所述虚拟图形。
13.可选地，所述在所述版图上的所述可填充区域的剩余空间，在第二方向上间隔地布置所述虚拟图形包括：在所述第二方向上按照预设间距间隔地布置所述虚拟图形。
14.可选地，所述方法还包括：去除与所述矩形区域交叠的虚拟图形。
15.可选地，所述虚拟图形的形状为带状图形。
16.本技术另一方面提供了一种半导体器件版图，包括：不可填充区域和可填充区域；所述不可填充区域的第一边界和第二边界分别布置有虚拟图形，所述第一边界与所述第二边界相对；布置于所述第一边界与所述第二边界的所述虚拟图形沿第一方向延伸至所述可填充区域的边界，所述第一方向平行于所述第一边界；在版图上的所述可填充区域的剩余空间，在第二方向上间隔地布置有所述虚拟图形，所述第二方向垂直于所述第一方向；若所述版图上的不可填充区域至少为两个，当相邻的两个不可填充区域的所述第一边界和/或所述第二边界不在同一直线上时，相邻的两个所述不可填充区域之间布置有矩形区域，所述矩形区域作为新增的不可填充区域。
17.可选地，所述相邻的两个不可填充区域之间的区域的中线为所述矩形区域的中线。
18.可选地，所述不可填充区域的所述第一边界和所述第二边界分别布置有至少2条虚拟图形，沿所述第一方向延伸至所述可填充区域的边界。
19.可选地，在所述第一边界和所述第二边界的一端布置的所述虚拟图形与所述第一边界和所述第二边界之间保持最小间距，所述最小间距是满足工艺制造条件下的最小间距。
20.可选地，在所述第一边界的一端布置的所述虚拟图形贴合于所述不可填充区域；在所述第二边界的一端布置的所述虚拟图形贴合于所述不可填充区域。
21.可选地，在所述第二方向上间隔地布置的所述虚拟图形之间的间距为预设间距；在所述第一边界和所述第二边界分别布置的至少2条虚拟图形之间的间距为所述预设间距。
22.本技术提供的一种虚拟图形填充方法，当相邻的两个不可填充区域的第一边界和/或第二边界不在同一直线上时，在相邻的两个不可填充区域之间的矩形区域添加矩形区域，矩形区域作为新增的不可填充区域。沿第一方向延伸布置位于第一边界与第二边界的所述虚拟图形至可填充区域的边界；在所述版图上的所述可填充区域的剩余空间，在第二方向上间隔地布置所述虚拟图形，去除与矩形区域交叠的虚拟图形，以便布置的虚拟图形在版图上均匀分布。
附图说明
23.图1是根据本技术实施方式的相邻的两个不可填充区域的边界不在同一直线上的示意图；
24.图2是根据本技术实施方式的一种虚拟图形填充方法流程图；
25.图3是根据本技术实施方式的相邻的两个不可填充区域之间添加矩形区域的示意图；
26.图4是根据本技术实施方式的与虚拟图形填充方法相对应的一种半导体器件版图示意图；
27.图5是根据本技术实施方式的对虚拟图形填充的示意图。
28.附图标记：
29.201：不可填充区域；202：虚拟图形；203：矩形区域；204：预设间距；205：第一高度区域、第二高度区域。
具体实施方式
30.为使本发明的目的、技术方案和优点更加清楚明了，下面结合具体实施方式并参照附图，对本发明进一步详细说明。应该理解，这些描述只是示例性的，而并非要限制本发明的范围。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本发明的概念。
31.现有技术中填充虚拟图形采用的是先计算出不可填充区域201，然后在可填充区域按照跨距铺满带状虚拟图形202，最后去除和不可填充区域201有交叠的地方。但是，现有技术中因为带状虚拟图形202具有方向性，例如虚拟图形202为水平方向，这样填充虚拟图形202到不可填充区域201时的左右两边可以为最小间隔，但是不可填充区域201上下边会存在一个随机的大缺口。
32.图1为相邻的两个不可填充区域的边界不在同一直线上的示意图，参考图1，若版图上的不可填充区域201至少为两个，当相邻的两个不可填充区域201的边界不在同一直线上时，布置在相邻的两个不可填充区域201边界的虚拟图形202也不在同一条直线上，布置在相邻的两个不可填充区域201边界的虚拟图形202交错排列，导致虚拟图形202分布不均。本技术在相邻的两个不可填充区域之间添加矩形区域203，去除与矩形区域203交叠的虚拟图形，保证布置的虚拟图形202在版图上均匀分布。
33.本技术提供了一种虚拟图形填充方法，图2为虚拟图形填充方法流程图，参考图2，该方法包括以下步骤：
34.s101，获取未填充的版图布局。
35.未填充的版图上包括不可填充区域201，不可填充区域201周围为可填充区域。
36.s102，计算版图上的不可填充区域。
37.计算版图上的不可填充区域201，不可填充区域201可以是矩形，计算不可填充区域201的长度和/或宽度。
38.s103，若版图上的不可填充区域至少为两个，当相邻的两个不可填充区域的第一边界和/或第二边界不在同一直线上时，在相邻的两个不可填充区域之间添加矩形区域，矩形区域作为新增的不可填充区域。
39.图3为在相邻的两个不可填充区域之间添加矩形区域的示意图，参考图3，当相邻的两个不可填充区域201的第一边界和/或第二边界不在同一直线上时，在相邻的两个不可填充区域201之间添加矩形区域203，矩形区域203作为新增的不可填充区域。避免了图1中当布置在相邻的两个不可填充区域201的边界的虚拟图形202也不在同一直线上时，布置在相邻的两个不可填充区域201边界的虚拟图形202交错排列的情形。图4为本技术实施例提供的与虚拟图形填充方法相对应的一种半导体器件版图示意图，参考图4，在相邻的两个不可填充区域201之间的区域添加矩形区域203，所述矩形区域203也为不可填充的区域，矩形区域203作为新增的不可填充区域，矩形区域203用于对布置在相邻的两个不可填充区域201周围且不在同一直线上的虚拟图形202居中截断，避免了布置在相邻的两个不可填充区域201周围的虚拟图形202不均匀地交错排列。
40.可选地，第一边界可以是不可填充区域201的上边界，第二边界可以是不可填充区域201的下边界。
41.可选地，在所述相邻的两个不可填充区域之间添加矩形区域包括：以所述相邻的两个不可填充区域中间的区域的中线作为所述矩形区域的中线。
42.可选地，在所述相邻的两个不可填充区域之间添加矩形区域包括：在所述相邻的两个不可填充区域的第一边界均新增第一高度区域；在所述相邻的两个不可填充区域的第二边界均新增第二高度区域。
43.可选地，参考图3，在相邻的两个不可填充区域的第一边界、第二边界分别新增的第一高度区域205和第二高度区域205的形状为矩形。
44.可选地，参考图4，第一高度区域的高度和所述第二高度区域的高度均为所述虚拟图形202宽度与所述虚拟图形间距即预设间距204之和。
45.虚拟图形间距可以是预设间距204，第一高度区域的高度和所述第二高度区域的高度均为虚拟图形202宽度与虚拟图形间距即预设间距204之和。
46.在一些实施例中，所述方法还包括：比较在所述相邻的两个不可填充区域201的所述第一边界新增的所述第一高度区域205的边界；选择远离所述第一边界的第一高度区域205；所述矩形区域203的一端与所述远离所述第一边界的第一高度区域205的边界平齐。
47.可选地，比较在相邻的两个不可填充区域201的第一边界新增的第一高度区域205的高；选择较高的第一高度区域205；矩形区域203的一端与较高的第一高度区域205的边界平齐。
48.在一些实施例中，所述方法还包括：比较在所述相邻的两个不可填充区域201的所述第二边界新增的所述第二高度区域205的边界；选择远离所述第二边界的第二高度区域205；所述矩形区域203的一端与所述远离所述第二边界的第二高度区域205的边界平齐。
49.可选地，比较在相邻的两个不可填充区域201的第二边界新增的第二高度区域205的高；选择较低的第二高度区域205；矩形区域203的一端与较低的第二高度区域205的边界平齐。
50.可选地，所述方法还包括：移除所述第一高度区域205和所述第二高度区域205。
51.可选地，移除在不可填充区域201的第一边界、第二边界分别新增的第一高度区域205和第二高度区域205。参考图4，移除第一高度区域205和第二高度区域205之后，矩形区域203对虚拟图形202居中截断。
52.可选地，图5为对虚拟图形填充的示意图，参考图5，在所述相邻的两个不可填充区域之间添加矩形区域之后，该方法还包括：沿所述不可填充区域201的第一边界和第二边界分别布置虚拟图形202，所述第一边界与所述第二边界相对；沿第一方向延伸布置位于所述第一边界与所述第二边界的所述虚拟图形202至可填充区域的边界，所述第一方向平行于所述第一边界；在所述版图上的所述可填充区域的剩余空间，在第二方向上间隔地布置所述虚拟图形202，所述第二方向垂直于所述第一方向；去除与所述不可填充区域201交叠的所述虚拟图形202。以便虚拟图形202到不可填充区域201的边界为最小间隔，从而使得图形密度分布更均匀，减轻在制造过程中的刻蚀负载效应。
53.可选地，在沿第一方向延伸布置位于所述第一边界与所述第二边界的所述虚拟图形202至可填充区域的边界之前包括：在不可填充区域201的第一边界的一端布置1-2条虚拟图形202；在不可填充区域201的第二边界的一端布置1-2条虚拟图形202。
54.可选地，在所述不可填充区域201的第一边界的一端布置1-2条虚拟图形202包括：按照最小间距在所述第一边界的一端布置1-2条与所述第一边界等长度的虚拟图形202，所述最小间距是满足工艺制造条件下的最小间距。所述在所述不可填充区域201的第二边界的一端布置1-2条虚拟图形202包括：按照最小间距在所述第二边界的一端布置1-2条与所述第二边界等长度的虚拟图形202，所述最小间距是满足工艺制造条件下的最小间距。
55.可选地，第一方向可以是平行于不可填充区域201的上边界，第一方向可以是水平方向。沿水平方向延伸布置于第一边界的虚拟图形202至可填充区域的边界，沿水平方向延伸布置于第二边界的虚拟图形202至可填充区域的边界。假设第一方向为水平方向，第二方向可以是垂直方向。在可填充区域的剩余空间，在第二方向垂直方向上间隔地布置虚拟图形202。
56.可选地，在版图上的所述可填充区域的剩余空间，在所述第二方向上间隔地布置所述虚拟图形202，所述第二方向垂直于所述第一方向包括：在第二方向上按照预设间距204间隔地布置虚拟图形202。
57.可选地，去除与所述矩形区域203交叠的虚拟图形202。
58.可选地，所述虚拟图形202的形状为带状图形。
59.本技术提供的一种虚拟图形填充方法，当相邻的两个不可填充区域的第一边界和/或第二边界不在同一直线上时，在相邻的两个不可填充区域之间添加矩形区域，矩形区域作为新增的不可填充区域，沿第一方向延伸布置位于第一边界与第二边界的所述虚拟图形至可填充区域的边界；在所述版图上的所述可填充区域的剩余空间，在第二方向上间隔地布置所述虚拟图形，去除与矩形区域交叠的虚拟图形，避免了布置在相邻的两个不可填充区域边界的虚拟图形202不均匀地交错排列，以便布置的虚拟图形在版图上均匀分布。
60.图4为本技术实施例提供的一种半导体器件版图示意图，本技术另一方面提供了一种半导体器件版图，参考图4，该半导体器件版图包括：不可填充区域201和可填充区域；所述不可填充区域201的第一边界和第二边界分别布置有虚拟图形202，所述第一边界与所述第二边界相对；布置于所述第一边界与所述第二边界的所述虚拟图形202沿第一方向延伸至所述可填充区域的边界，所述第一方向平行于所述第一边界；在版图上的所述可填充区域的剩余空间，在第二方向上间隔地布置有所述虚拟图形202，所述第二方向垂直于所述第一方向；若所述版图上的不可填充区域201至少为两个，当相邻的两个不可填充区域201
的第一边界和/或第二边界不在同一直线上时，相邻的两个不可填充区域201之间布置有矩形区域203，所述矩形区域203作为新增的不可填充区域。
61.在一些实施例中，相邻的两个不可填充区域之间的区域的中线为所述矩形区域的中线。
62.在一些实施例中，所述不可填充区域201的所述第一边界和所述第二边界分别布置有至少2条虚拟图形202，沿所述第一方向延伸至所述可填充区域的边界。
63.在一些实施例中，在所述第一边界和所述第二边界的一端布置的所述虚拟图形202与所述第一边界和所述第二边界之间保持最小间距，所述最小间距是满足工艺制造条件下的最小间距。
64.在一些实施例中，在所述第一边界的一端布置的所述虚拟图形202贴合于所述不可填充区域201；在所述第二边界的一端布置的所述虚拟图形202贴合于所述不可填充区域201。
65.在一些实施例中，在版图上的可填充区域的剩余空间，在所述第二方向上间隔地布置的所述虚拟图形202之间的间距为预设间距204；在所述第一边界和所述第二边界分别布置的至少2条虚拟图形202之间的间距为预设间距204。
66.本技术提供的一种半导体器件版图中，相邻的两个不可填充区域201之间布置有矩形区域203，矩形区域203用于对布置在相邻的两个不可填充区域201周围且不在同一直线上的虚拟图形202居中截断，避免了当相邻的两个不可填充区域201的第一边界和/或第二边界不在同一直线上时，布置在相邻的两个不可填充区域201周围的虚拟图形202不均匀地交错排列，保证布置的虚拟图形202在版图上均匀分布。
67.应当理解的是，本发明的上述具体实施方式仅仅用于示例性说明或解释本发明的原理，而不构成对本发明的限制。因此，在不偏离本发明的精神和范围的情况下所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。此外，本发明所附权利要求旨在涵盖落入所附权利要求范围和边界、或者这种范围和边界的等同形式内的全部变化和修改例。
68.在以上的描述中，对于各层的构图、刻蚀等技术细节并没有做出详细的说明。但是本领域技术人员应当理解，可以通过现有技术中的各种手段，来形成所需形状的层、区域等。另外，为了形成同一结构，本领域技术人员还可以设计出与以上描述的方法并不完全相同的方法。
69.上述实施例仅仅是为清楚地说明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本发明创造的保护范围之中。