密文处理方法、密文处理装置、电子设备和存储介质

1.本发明涉及计算机技术领域/加密算法技术领域，更具体地，涉及一种密文处理方法、一种密文处理装置、一种电子设备、一种可读存储介质和一种计算机程序产品。


背景技术：

2.密码学是研究编制密码和破译密码的技术科学，密码学的相关加密算法在信息安全等场景中具有较为广泛的应用，包括但不限于隐私保护、反欺诈等场景。其中，同态加密技术是密码学的一个重要的研究方向，用户可以直接对同态加密后的数据进行操作，而不是解密后才能进行操作。
3.在实现本发明构思的过程中发明人发现，在相关技术中，直接对同态加密后的数据进行密文运算操作需要消耗大量的计算资源，运算操作的效率较低。


技术实现要素：

4.有鉴于此，本发明提供了一种密文处理方法、一种密文处理装置、一种电子设备、一种可读存储介质和一种计算机程序产品。
5.本发明的一个方面提供了一种密文处理方法，包括：对第一初始明文和第二初始明文进行冗余编码，得到第一明文和第二明文，其中，上述第一明文表征为第一非冗余明文和第二非冗余明文的差，上述第二明文表征为第三非冗余明文和第四非冗余明文的差；分别对上述第一非冗余明文、上述第二非冗余明文、上述第三非冗余明文和上述第四非冗余明文进行同态加密，得到第一密文、第二密文、第三密文和第四密文；以及对上述第一密文、上述第二密文、上述第三密文和上述第四密文进行密文运算操作，得到密文运算结果。
6.根据本发明的实施例，上述密文运算操作包括密文整数加法；其中，上述对上述第一密文、上述第二密文、上述第三密文和上述第四密文进行密文运算操作，得到密文运算结果，包括：基于上述第一密文、上述第二密文和上述第三密文，确定第一中间进位和第一中间和；基于上述第一中间进位、上述第一中间和与上述第四密文，确定第二中间进位和第二中间和；以及根据上述第二中间进位和上述第二中间和，获取上述密文运算结果。
7.根据本发明的实施例，上述基于上述第一密文、上述第二密文和上述第三密文，确定第一中间进位和第一中间和，包括：通过式1确定上述第一中间进位和上述第一中间和：
[0008][0009]
其中，表示同态加操作，与明文中的逻辑“或”操作等价；表示同态乘操作，与明文中的逻辑“与”操作等价；表示上述第一中间进位的第i位；表示上述第一密文的第i位；表示上述第三密文的第i位；表示上述第二密文的第i位；表示上述第二密文的第i位的“非”；表示上述第一中间和的第i位。
[0010]
根据本发明的实施例，上述基于上述第一中间进位、上述第一中间和与上述第四密文，确定第二中间进位和第二中间和，包括：通过式2确定上述第二中间进位和上述第二中间和：
[0011][0012]
其中，表示上述第二中间进位的第i位；表示上述第四密文的第i位；表示上述第一中间进位的第i-1位的“非”；表示上述第二中间和的第i位。
[0013]
根据本发明的实施例，上述方法还包括：分别对上述第一密文、上述第二密文、上述第三密文和上述第四密文进行单指令多数据编码，得到第一编码密文、第二编码密文、第三编码密文和第四编码密文；以及对上述第一编码密文、上述第二编码密文、上述第三编码密文和上述第四编码密文进行密文运算操作，得到上述密文运算结果。
[0014]
根据本发明的实施例，上述密文运算操作包括密文整数加法；其中，上述对上述第一编码密文、上述第二编码密文、上述第三编码密文和上述第四编码密文进行密文运算操作，得到上述密文运算结果，包括：基于上述第一编码密文、上述第二编码密文和上述第三编码密文，确定第三中间进位和第三中间和；基于上述第三中间进位、上述第三中间和与上述第四编码密文，确定第四中间进位和第四中间和；以及根据上述第四中间进位和上述第四中间和，获取上述密文运算结果。
[0015]
根据本发明的实施例，上述基于上述第一编码密文、上述第二编码密文和上述第三编码密文，确定第三中间进位和第三中间和，包括：通过式3获取上述第三中间进位和上述第三中间和：
[0016][0017]
其中，t
i
表示上述第三中间进位的第i位；表示上述第一编码密文的第i位；y
i
表示上述第三编码密文的第i位；表示上述第二编码密文的第i位；表示上述第二编码密文的第i位的“非”；表示上述第三中间和的第i位。
[0018]
根据本发明的实施例，上述基于上述第三中间进位、上述第三中间和与上述第四编码密文，确定第四中间进位和第四中间和，包括：通过式4获取上述第四中间进位和上述第四中间和：
[0019][0020]
其中，表示上述第四中间进位的第i位；y
i-表示上述第四编码密文的第i位；(t
i
)1表示将上述第三中间进位向高位移位一位后的第i位；表示上述第四中间和的第i位。
[0021]
本发明的另一个方面提供了一种密文处理装置，包括第一编码模块、加密模块和第一处理模块。其中，第一编码模块，用于对第一初始明文和第二初始明文进行冗余编码，得到第一明文和第二明文，其中，上述第一明文表征为第一非冗余明文和第二非冗余明文的差，上述第二明文表征为第三非冗余明文和第四非冗余明文的差；加密模块，用于分别对上述第一非冗余明文、上述第二非冗余明文、上述第三非冗余明文和上述第四非冗余明文进行同态加密，得到第一密文、第二密文、第三密文和第四密文；以及第一处理模块，用于对上述第一密文、上述第二密文、上述第三密文和上述第四密文进行密文运算操作，得到密文运算结果。
[0022]
本发明的另一方面提供了一种电子设备，包括：一个或多个处理器；存储器，用于存储一个或多个指令，其中，当所述一个或多个指令被所述一个或多个处理器执行时，使得所述一个或多个处理器实现如上所述的方法。
[0023]
本发明的另一方面提供了一种计算机可读存储介质，存储有计算机可执行指令，所述指令在被执行时用于实现如上所述的方法。
[0024]
本发明的另一方面提供了一种计算机程序产品，所述计算机程序产品包括计算机可执行指令，所述指令在被执行时用于实现如上所述的方法。
[0025]
根据本发明的实施例，在进行密文运算操作之前可以先对两个初始明文进行冗余编码，冗余编码后得到的每一个冗余编码明文可以表征为两个非冗余明文的差；再分别对四个非冗余明文进行同态加密，并对同态加密后的四个密文进行密文运算操作。相较于直接对初始明文进行同态加密，再对同态加密后的密文进行密文运算操作的技术方案，至少部分地克服了密文运算操作效率较低、需要消耗大量计算资源的技术问题，有效降低了密文运算操作的计算开销，提高了运算操作的效率。
附图说明
[0026]
通过以下参照附图对本发明实施例的描述，本发明的上述以及其他目的、特征和优点将更为清楚，在附图中：
[0027]
图1示意性示出了根据本发明实施例的密文处理方法的流程图。
[0028]
图2示意性示出了根据本发明实施例的密文加法运算操作的算法结构图。
[0029]
图3示意性示出了根据本发明另一实施例的密文处理方法的流程图。
[0030]
图4示意性示出了根据本发明另一实施例的密文加法运算操作的算法结构图。
[0031]
图5示意性示出了根据本发明的实施例的密文处理装置的框图。
[0032]
图6示意性示出了根据本发明实施例的适于实现密文处理方法的电子设备的框图。
具体实施方式
[0033]
以下，将参照附图来描述本发明的实施例。但是应该理解，这些描述只是示例性的，而并非要限制本发明的范围。在下面的详细描述中，为便于解释，阐述了许多具体的细节以提供对本发明实施例的全面理解。然而，明显地，一个或多个实施例在没有这些具体细节的情况下也可以被实施。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本发明的概念。
[0034]
在此使用的术语仅仅是为了描述具体实施例，而并非意在限制本发明。在此使用的术语“包括”、“包含”等表明了所述特征、步骤、操作和/或部件的存在，但是并不排除存在或添加一个或多个其他特征、步骤、操作或部件。
[0035]
在此使用的所有术语(包括技术和科学术语)具有本领域技术人员通常所理解的含义，除非另外定义。应注意，这里使用的术语应解释为具有与本说明书的上下文相一致的含义，而不应以理想化或过于刻板的方式来解释。
[0036]
在使用类似于“a、b和c等中至少一个”这样的表述的情况下，一般来说应该按照本领域技术人员通常理解该表述的含义来予以解释(例如，“具有a、b和c中至少一个的系统”应包括但不限于单独具有a、单独具有b、单独具有c、具有a和b、具有a和c、具有b和c、和/或具有a、b、c的系统等)。在使用类似于“a、b或c等中至少一个”这样的表述的情况下，一般来说应该按照本领域技术人员通常理解该表述的含义来予以解释(例如，“具有a、b或c中至少一个的系统”应包括但不限于单独具有a、单独具有b、单独具有c、具有a和b、具有a和c、具有b和c、和/或具有a、b、c的系统等)。
[0037]
有限级数全同态加密(lfhe)是全同态加密体系的重要组成部分，是实现全同态加密的一类重要方案。目前比较常用的有限级数全同态加密方案有bv11、bfv12(fv12)、bgv12、bra12和ckks17等。
[0038]
对于同态加密生成的密文，密文算法和明文算法遵循着相同的逻辑规则，只是密文算法在底层实现上更加复杂。密文算法需要经过一系列复杂的运算获得和明文算法相同的计算结果。在基二编码条件下，它们遵循着相同的布尔逻辑关系。明文中的逻辑“或”操作(明文中表示为“ ”)等价于密文中的同态加操作(密文中表示为)；明文中的逻辑“与”操作(明文中表示为
“×”
)等价于密文中的同态乘操作(密文中表示为)。
[0039]
因此，在同态加密体系下，实现基二密文整数算法的逻辑规则和明文状态下相一致，明文状态下的基二整数算法可以直接移植到同态加密体系中。在有限级数全同态加密方案中，只要电路深度不超过上限l，就可以对密文进行任意的同态加操作和同态乘操作，且没有对于操作次数的限制。
[0040]
然而在使用比特编码构建复杂基二算术运算的情况下，由于存在冗长的加法进位链，常见的基二算术运算有着随位宽增大而增大的电路深度和急剧增长的计算开销。通常情况下，为了计算复杂的基二算术运算，本领域技术人员往往将方案能够支持的电路深度上限提高，但同时也增大了方案的各项参数，使计算效率大幅降低。
[0041]
有鉴于此，本发明实施例通过结合有限级数全同态加密的特性和冗余二进制数系统的编码方法，提供了一种基于冗余编码方式的有限级数全同态基二算术运算加速方法，在有限级数全同态加密方案下实现冗余无进位算法，从而实现随位宽线性增加的电路深度及线性增加的计算开销。相较于相关技术中的cla等算法，本发明实施例的方法的电路深度和计算开销的增长更慢。进一步地，本发明实施例还将单指令多数据(simd)编码与上述方法进行了结合，将计算开销变为了恒定值，进一步降低了计算开销，提升了计算效率。
[0042]
具体地，本发明的实施例提供了一种密文处理方法、一种密文处理装置、一种电子设备、一种可读存储介质和一种计算机程序产品。该方法包括：对第一初始明文和第二初始明文进行冗余编码，得到第一明文和第二明文，其中，第一明文表征为第一非冗余明文和第
二非冗余明文的差，第二明文表征为第三非冗余明文和第四非冗余明文的差；分别对第一非冗余明文、第二非冗余明文、第三非冗余明文和第四非冗余明文进行同态加密，得到第一密文、第二密文、第三密文和第四密文；以及对第一密文、第二密文、第三密文和第四密文进行密文运算操作，得到密文运算结果。
[0043]
图1示意性示出了根据本发明实施例的密文处理方法的流程图。
[0044]
如图1所示，该方法包括操作s101～s103。
[0045]
在操作s101，对第一初始明文和第二初始明文进行冗余编码，得到第一明文和第二明文，其中，第一明文表征为第一非冗余明文和第二非冗余明文的差，第二明文表征为第三非冗余明文和第四非冗余明文的差。
[0046]
在操作s102，分别对第一非冗余明文、第二非冗余明文、第三非冗余明文和第四非冗余明文进行同态加密，得到第一密文、第二密文、第三密文和第四密文。
[0047]
在操作s103，对第一密文、第二密文、第三密文和第四密文进行密文运算操作，得到密文运算结果。
[0048]
根据本发明的实施例，第一初始明文和第二初始明文可以是二进制数序列，或者，第一初始明文和第二初始明文通过解码方法可以转换为二进制数序列。
[0049]
根据本发明的实施例，冗余编码例如可以是冗余二进制编码。
[0050]
根据本发明的实施例，第一明文可以对应于多组第一非冗余明文和第二非冗余明文，第二明文可以对应于多组第三非冗余明文和第四非冗余明文。以第一明文为例，假设采用的冗余编码的数字集为用的冗余编码的数字集为表示
“‑
1”；编码得到的第一明文可以为则对应的第一非冗余明文和第二非冗余明文可以分别为1010和0101、或1100和0111、或10101和10000等。
[0051]
根据本发明的实施例，同态加密可以采用任意的有限级数同态加密方式。
[0052]
根据本发明的实施例，密文运算操作包括密文加法、密文乘法、比较判断、相等电路等。
[0053]
根据本发明的实施例，密文运算操作可以与明文状态下的二进制数逻辑运算操作相对应，例如，密文加法与二进制数加法运算相对应，密文乘法与二进制数乘法运算相对应等。
[0054]
根据本发明的实施例，密文运算操作可以由密文之间进行任意次数的同态加操作和同态乘操作来实现。
[0055]
根据本发明的实施例，在进行密文运算操作之前可以先对两个初始明文进行冗余编码，冗余编码后得到的每一个冗余编码明文可以表征为两个非冗余明文的差；再分别对四个非冗余明文进行同态加密，并对同态加密后的四个密文进行密文运算操作。相较于直接对初始明文进行同态加密，再对同态加密后的密文进行密文运算操作的技术方案，至少部分地克服了密文运算操作效率较低、需要消耗大量计算资源的技术问题，有效降低了密文运算操作的计算开销，提高了运算操作的效率。
[0056]
下面参考图2，以密文运算操作中的密文加法运算为例，对图1所示的方法做进一步说明。
[0057]
根据本发明的实施例，采用数字集为的冗余编码方式对第一初始明文和
第二初始明文进行冗余编码，得到的第一明文和第二明文可以分别如公式(1)和公式(2)所示：
[0058][0059][0060]
其中，和的值可以为中的任意一个，表示-1。
[0061]
根据本发明的实施例，第一明文和第二明文均可以表示为两个非冗余数的差，如公式(3)和公式(4)所示：
[0062][0063][0064]
其中，表示第一非冗余明文，表示第二非冗余明文，表示第三非冗余明文，表示第四非冗余明文。
[0065]
分别对第一非冗余明文、第二非冗余明文、第三非冗余明文和第四非冗余明文进行同态加密，可以得到第一密文x

、第二密文x-、第三密文y

和第四密文y-。
[0066]
在本发明的实施例中，对第一明文和第二明文进行冗余无进位加法运算的结果为s。结合公式(1)～(4)，结果s可如公式(5)所示：
[0067][0068]
其中，表示第一密文的第i位，表示第二密文的第i位，表示第三密文的第i位，表示第四密文的第i位。
[0069]
图2示意性示出了根据本发明实施例的密文加法运算操作的算法结构图。
[0070]
如图2所示，在本发明实施例的公式(5)所示的密文加法运算操作过程中，可以分解加加减过程(plus-plus-minus，ppm)和减减加过程(minus-minus-plus，mmp)。
[0071]
加加减过程可以基于第一密文、第二密文和第三密文，确定第一中间进位和第一中间和。相当于计算前三项其取值范围为{-1，0，1，2}，与表达式的取值范围相同，加加减过程可以如公式(6)所示：
[0072][0073]
其中，表示第一中间进位的第i位，表示第二密文的第i位的“非”；表示第一中间和的第i位。
[0074]
根据本发明的实施例，第二密文的第i位的“非”例如可以通过来实现，其中，ct1表示二进制数“1”的密文，第二密文的第i位的“非”的实现方式不限于此。
[0075]
减减加过程可以基于第一中间进位、第一中间和与第四密文，确定第二中间进位和第二中间和。相当于计算该表达式的取值范围为{-2，-1，0，1}，与表达式的取值范围相同，减减加过程可以如公式(7)所示：
[0076][0077]
其中，表示第二中间进位的第i位，表示第一中间进位的第i-1位的“非”，表示第二中间和的第i位。
[0078]
根据本发明的实施例，加加减过程和减减加过程的实现均需要2个同态乘操作和5个同态加操作，因而密文加法运算需要的电路深度为2n，其中，n表示操作数的位宽。
[0079]
根据本发明的实施例，在获取第二中间进位和第二中间和之后，可以得到运算结果s可以表示为
[0080]
根据本发明的实施例，可以分别对u

和t-进行解密，以获取第一明文和第二明文的冗余无进位加法运算的结果。
[0081]
根据本发明的实施例，采用冗余编码后，密文之间的密文加法运算的计算开销降低为位宽的整数倍，有效降低了计算开销，提升了计算效率。例如，在对512比特位宽的密文进行密文加法运算操作时，相较于相关技术中不使用冗余编码的技术方案(例如，cla)，本发明实施例的技术方案的计算速度快了约7倍，而内存的占用仅为cla的15％左右。
[0082]
图3示意性示出了根据本发明另一实施例的密文处理方法的流程图。
[0083]
如图3所示，该方法包括操作s301～s304。
[0084]
在操作s301，对第一初始明文和第二初始明文进行冗余编码，得到第一明文和第二明文，其中，第一明文表征为第一非冗余明文和第二非冗余明文的差，第二明文表征为第三非冗余明文和第四非冗余明文的差。
[0085]
在操作s302，分别对第一非冗余明文、第二非冗余明文、第三非冗余明文和第四非冗余明文进行同态加密，得到第一密文、第二密文、第三密文和第四密文。
[0086]
在操作s303，分别对第一密文、第二密文、第三密文和第四密文进行单指令多数据编码，得到第一编码密文、第二编码密文、第三编码密文和第四编码密文。
[0087]
在操作s304，对第一编码密文、第二编码密文、第三编码密文和第四编码密文进行密文运算操作，得到密文运算结果。
[0088]
根据本发明的实施例，单指令多数据(simd)编码可以同时操作多个simd数据槽中的数据，以实现形式上的并行计算。
[0089]
根据本发明的实施例，对simd编码后的编码密文进行的密文运算操作可以由多个simd操作来实现。
[0090]
根据本发明的实施例，simd操作包括simd同态加操作、simd同态乘操作和simd移位操作，其中，simd同态加操作和simd同态乘操作与前文所述的同态加操作和同态乘操作相对应，simd操作相当于对所有simd数据槽中的数据同时进行同态操作。simd移位操作可以实现数据槽中的数据的移位，包括但不限于循环移位和普通移位操作。
[0091]
根据本发明的实施例，将冗余编码和simd编码方式相结合，得到的密文处理方法可以实现恒定的电路深度和恒定的计算开销。
[0092]
下面参考图4，以密文运算操作中的密文加法运算为例，对图3所示的方法做进一步说明。
[0093]
根据本发明的实施例，操作s301～s302可以根据操作s101～s102的方法以及公式(1)～(4)来实现，在此不再赘述。
[0094]
根据本发明的实施例，simd编码可以将密文的多个比特位编码为一个simd数据。以位宽为4的密文为例，分别对第一密文x

、第二密文x-、第三密文y

和第四密文y-进行单指令多数据编码，得到的第一编码密文x

、第二编码密文x-、第三编码密文y

和第四编码密文y-可如表1所示。
[0095]
表1
[0096][0097]
基于simd的冗余无进位加法运算的运算结果可以如公式(8)所示：
[0098]
rcfasimd(x

，x-，y

，y-)＝{s
-s-}
ꢀꢀ
(8)
[0099]
图4示意性示出了根据本发明另一实施例的密文加法运算操作的算法结构图。
[0100]
如图4所示，与对进行simd编码前的密文进行密文加法运算操作相似，simd编码后的密文之间进行密文加法运算也可以分解为加加减过程和减减加过程。
[0101]
加加减过程可以基于第一编码密文、第二编码密文和第三编码密文，确定第三中间进位和第三中间和，如公式(9)所示：
[0102][0103]
其中，t
i
表示第三中间进位的第i位；表示第一编码密文的第i位；y
i
表示第三编码密文的第i位；表示第二编码密文的第i位；表示第二编码密文的第i位的“非”；表示第三中间和的第i位。
[0104]
减减加过程可以基于上述第三中间进位、上述第三中间和与上述第四编码密文，确定第四中间进位和第四中间和，如公式(10)所示：
[0105][0106]
其中，t
i-表示第四中间进位的第i位；y
i-表示第四编码密文的第i位；(t
i
)1表示将第三中间进位向高位移位一位后的第i位；u
i
表示第四中间和的第i位。
[0107]
根据本发明的实施例，公式(8)表示的基于simd的冗余无进位加法运算的运算结果可以由公式(11)得到：
[0108][0109]
其中，(t
i-)1表示将第四中间向高位移位一位后的第i位。
[0110]
根据本发明的实施例，在结合simd编码后，加加减过程和减减加过程的计算相当于仅对一位进行操作，因此，加加减过程和减减加过程都只需要两个simd同态乘操作和五个simd同态加操作；再加上两个simd同态移位运算引入的额外0.5个电路深度，密文加法运算共消耗2.5个电路深度，而与密文的位宽无关。
[0111]
根据本发明的实施例，采用冗余编码和simd编码后，密文之间的密文加法运算的计算开销变成了恒定值，进一步降低了计算开销，提升了计算效率。例如，在对512比特位宽的密文进行密文加法运算操作时，相较于相关技术中不使用冗余编码的技术方案(例如，cla)，本发明另一实施例的技术方案的计算速度快了近4000倍，内容的占用仅为cla的1％左右，且经过simd编码后，密文所占用的空间也降低为原本的1/3左右。
[0112]
图5示意性示出了根据本发明的实施例的密文处理装置的框图。
[0113]
如图5所示，密文处理装置包括第一编码模块510、加密模块520和第一处理模块530。
[0114]
第一编码模块510，用于对第一初始明文和第二初始明文进行冗余编码，得到第一明文和第二明文，其中，第一明文表征为第一非冗余明文和第二非冗余明文的差，第二明文表征为第三非冗余明文和第四非冗余明文的差。
[0115]
加密模块520，用于分别对第一非冗余明文、第二非冗余明文、第三非冗余明文和第四非冗余明文进行同态加密，得到第一密文、第二密文、第三密文和第四密文。
[0116]
第一处理模块530，用于对第一密文、第二密文、第三密文和第四密文进行密文运算操作，得到密文运算结果。
[0117]
根据本发明的实施例，密文运算操作包括密文整数加法。第一处理模块530包括第一处理单元、第二处理单元和第三处理单元。
[0118]
第一处理单元，用于基于第一密文、第二密文和第三密文，确定第一中间进位和第一中间和。
[0119]
第二处理单元，用于基于第一中间进位、第一中间和与第四密文，确定第二中间进位和第二中间和。
[0120]
第三处理单元，用于根据第二中间进位和第二中间和，获取密文运算结果。
[0121]
根据本发明的实施例，该装置还包括第二编码模块和第二处理模块。
[0122]
第二编码模块，用于分别对第一密文、第二密文、第三密文和第四密文进行单指令多数据编码，得到第一编码密文、第二编码密文、第三编码密文和第四编码密文。
[0123]
第二处理模块，用于对第一编码密文、第二编码密文、第三编码密文和第四编码密文进行密文运算操作，得到密文运算结果。
[0124]
根据本发明的实施例，密文运算操作包括密文整数加法。第二处理模块包括第四处理单元、第五处理单元和第六处理单元。
[0125]
第四处理单元，用于基于第一编码密文、第二编码密文和第三编码密文，确定第三中间进位和第三中间和。
[0126]
第五处理单元，用于基于第三中间进位、第三中间和与第四编码密文，确定第四中间进位和第四中间和。
[0127]
第六处理单元，用于根据第四中间进位和第四中间和，获取密文运算结果。
[0128]
根据本发明的实施例的模块、子模块、单元、子单元中的任意多个、或其中任意多个的至少部分功能可以在一个模块中实现。根据本发明实施例的模块、子模块、单元、子单元中的任意一个或多个可以被拆分成多个模块来实现。根据本发明实施例的模块、子模块、单元、子单元中的任意一个或多个可以至少被部分地实现为硬件电路，例如现场可编程门阵列(fpga)、可编程逻辑阵列(pla)、片上系统、基板上的系统、封装上的系统、专用集成电路(asic)，或可以通过对电路进行集成或封装的任何其他的合理方式的硬件或固件来实现，或以软件、硬件以及固件三种实现方式中任意一种或以其中任意几种的适当组合来实现。或者，根据本发明实施例的模块、子模块、单元、子单元中的一个或多个可以至少被部分地实现为计算机程序模块，当该计算机程序模块被运行时，可以执行相应的功能。
[0129]
例如，第一编码模块510、加密模块520和第一处理模块530中的任意多个可以合并在一个模块/单元/子单元中实现，或者其中的任意一个模块/单元/子单元可以被拆分成多个模块/单元/子单元。或者，这些模块/单元/子单元中的一个或多个模块/单元/子单元的至少部分功能可以与其他模块/单元/子单元的至少部分功能相结合，并在一个模块/单元/子单元中实现。根据本发明的实施例，第一编码模块510、加密模块520和第一处理模块530中的至少一个可以至少被部分地实现为硬件电路，例如现场可编程门阵列(fpga)、可编程逻辑阵列(pla)、片上系统、基板上的系统、封装上的系统、专用集成电路(asic)，或可以通过对电路进行集成或封装的任何其他的合理方式等硬件或固件来实现，或以软件、硬件以及固件三种实现方式中任意一种或以其中任意几种的适当组合来实现。或者，第一编码模块510、加密模块520和第一处理模块530中的至少一个可以至少被部分地实现为计算机程序模块，当该计算机程序模块被运行时，可以执行相应的功能。
[0130]
需要说明的是，本发明的实施例中密文处理装置部分与本发明的实施例中密文处理方法部分是相对应的，密文处理装置部分的描述具体参考密文处理方法部分，在此不再赘述。
[0131]
图6示意性示出了根据本发明实施例的适于实现密文处理方法的电子设备的框图。图6示出的电子设备仅仅是一个示例，不应对本发明实施例的功能和使用范围带来任何限制。
[0132]
如图6所示，根据本发明实施例的计算机电子设备600包括处理器601，其可以根据存储在只读存储器(rom)602中的程序或者从存储部分608加载到随机访问存储器(ram)603中的程序而执行各种适当的动作和处理。处理器601例如可以包括通用微处理器(例如cpu)、指令集处理器和/或相关芯片组和/或专用微处理器(例如，专用集成电路(asic))，等等。处理器601还可以包括用于缓存用途的板载存储器。处理器601可以包括用于执行根据本发明实施例的方法流程的不同动作的单一处理单元或者是多个处理单元。
[0133]
在ram 603中，存储有电子设备600操作所需的各种程序和数据。处理器601、rom 602以及ram 603通过总线604彼此相连。处理器601通过执行rom 602和/或ram 603中的程序来执行根据本发明实施例的方法流程的各种操作。需要注意，所述程序也可以存储在除rom 602和ram 603以外的一个或多个存储器中。处理器601也可以通过执行存储在所述一个或多个存储器中的程序来执行根据本发明实施例的方法流程的各种操作。
[0134]
根据本发明的实施例，电子设备600还可以包括输入/输出(i/o)接口605，输入/输出(i/o)接口605也连接至总线604。电子设备600还可以包括连接至i/o接口605的以下部件中的一项或多项：包括键盘、鼠标等的输入部分606；包括诸如阴极射线管(crt)、液晶显示器(lcd)等以及扬声器等的输出部分607；包括硬盘等的存储部分608；以及包括诸如lan卡、调制解调器等的网络接口卡的通信部分609。通信部分609经由诸如因特网的网络执行通信处理。驱动器610也根据需要连接至i/o接口605。可拆卸介质611，诸如磁盘、光盘、磁光盘、半导体存储器等等，根据需要安装在驱动器610上，以便于从其上读出的计算机程序根据需要被安装入存储部分608。
[0135]
根据本发明的实施例，根据本发明实施例的方法流程可以被实现为计算机软件程序。例如，本发明的实施例包括一种计算机程序产品，其包括承载在计算机可读存储介质上的计算机程序，该计算机程序包含用于执行流程图所示的方法的程序代码。在这样的实施例中，该计算机程序可以通过通信部分609从网络上被下载和安装，和/或从可拆卸介质611被安装。在该计算机程序被处理器601执行时，执行本发明实施例的系统中限定的上述功能。根据本发明的实施例，上文描述的系统、设备、装置、模块、单元等可以通过计算机程序模块来实现。
[0136]
本发明还提供了一种计算机可读存储介质，该计算机可读存储介质可以是上述实施例中描述的设备/装置/系统中所包含的；也可以是单独存在，而未装配入该设备/装置/系统中。上述计算机可读存储介质承载有一个或者多个程序，当上述一个或者多个程序被执行时，实现根据本发明实施例的方法。
[0137]
根据本发明的实施例，计算机可读存储介质可以是非易失性的计算机可读存储介质。例如可以包括但不限于：便携式计算机磁盘、硬盘、随机访问存储器(ram)、只读存储器(rom)、可擦式可编程只读存储器(eprom或闪存)、便携式紧凑磁盘只读存储器(cd-rom)、光存储器件、磁存储器件、或者上述的任意合适的组合。在本发明中，计算机可读存储介质可以是任何包含或存储程序的有形介质，该程序可以被指令执行系统、装置或者器件使用或者与其结合使用。
[0138]
例如，根据本发明的实施例，计算机可读存储介质可以包括上文描述的rom 602和/或ram 603和/或rom 602和ram 603以外的一个或多个存储器。
[0139]
本发明的实施例还包括一种计算机程序产品，其包括计算机程序，该计算机程序
包含用于执行本发明实施例所提供的方法的程序代码，当计算机程序产品在电子设备上运行时，该程序代码用于使电子设备实现本发明实施例所提供的密文处理方法。
[0140]
在该计算机程序被处理器601执行时，执行本发明实施例的系统/装置中限定的上述功能。根据本发明的实施例，上文描述的系统、装置、模块、单元等可以通过计算机程序模块来实现。
[0141]
在一种实施例中，该计算机程序可以依托于光存储器件、磁存储器件等有形存储介质。在另一种实施例中，该计算机程序也可以在网络介质上以信号的形式进行传输、分发，并通过通信部分609被下载和安装，和/或从可拆卸介质611被安装。该计算机程序包含的程序代码可以用任何适当的网络介质传输，包括但不限于：无线、有线等等，或者上述的任意合适的组合。
[0142]
根据本发明的实施例，可以以一种或多种程序设计语言的任意组合来编写用于执行本发明实施例提供的计算机程序的程序代码，具体地，可以利用高级过程和/或面向对象的编程语言、和/或汇编/机器语言来实施这些计算程序。程序设计语言包括但不限于诸如java，c ，python，“c”语言或类似的程序设计语言。程序代码可以完全地在用户计算设备上执行、部分地在用户设备上执行、部分在远程计算设备上执行、或者完全在远程计算设备或服务器上执行。在涉及远程计算设备的情形中，远程计算设备可以通过任意种类的网络，包括局域网(lan)或广域网(wan)，连接到用户计算设备，或者，可以连接到外部计算设备(例如利用因特网服务提供商来通过因特网连接)。
[0143]
附图中的流程图和框图，图示了按照本发明各种实施例的系统、方法和计算机程序产品的可能实现的体系架构、功能和操作。在这点上，流程图或框图中的每个方框可以代表一个模块、程序段、或代码的一部分，上述模块、程序段、或代码的一部分包含一个或多个用于实现规定的逻辑功能的可执行指令。也应当注意，在有些作为替换的实现中，方框中所标注的功能也可以以不同于附图中所标注的顺序发生。例如，两个接连地表示的方框实际上可以基本并行地执行，它们有时也可以按相反的顺序执行，这依所涉及的功能而定。也要注意的是，框图或流程图中的每个方框、以及框图或流程图中的方框的组合，可以用执行规定的功能或操作的专用的基于硬件的系统来实现，或者可以用专用硬件与计算机指令的组合来实现。本领域技术人员可以理解，本发明的各个实施例和/或权利要求中记载的特征可以进行多种组合和/或结合，即使这样的组合或结合没有明确记载于本发明中。特别地，在不脱离本发明精神和教导的情况下，本发明的各个实施例和/或权利要求中记载的特征可以进行多种组合和/或结合。所有这些组合和/或结合均落入本发明的范围。
[0144]
以上对本发明的实施例进行了描述。但是，这些实施例仅仅是为了说明的目的，而并非为了限制本发明的范围。尽管在以上分别描述了各实施例，但是这并不意味着各个实施例中的措施不能有利地结合使用。本发明的范围由所附权利要求及其等同物限定。不脱离本发明的范围，本领域技术人员可以做出多种替代和修改，这些替代和修改都应落在本发明的范围之内。