一种脉冲信号处理方法、装置及匹配电路与流程

1.本技术属于电子电路技术领域，尤其涉及一种脉冲信号处理方法、装置及匹配电路。


背景技术：

2.电源系统中通常需要在负载和电源之间设置匹配电路，通过匹配电路将来自电源的电源信号传输给负载。由于器件运作延迟，目前匹配器在将电源信号传输给负载时，通常存在无法精确读取到脉冲信号波形，错误读取到脉冲信号波谷的问题，由于匹配电路无法主动判断是脉冲状态下的关闭状态还是持续的关闭状态，导致匹配电路无法向负载传输脉冲信号，匹配电路存在工作可靠性问题。


技术实现要素：

3.本技术的目的在于克服上述现有技术存在的不足，提供一种脉冲信号处理方法、装置及匹配电路，以期提高匹配电路工作的可靠性。
4.为了实现上述目的，本技术提供一种脉冲信号处理方法，应用于匹配电路的存储控制单元，所述匹配电路包括所述存储控制单元和读取控制单元，所述存储控制单元用于获取来自电源的电源信号并写入内部预设存储区域，所述读取控制单元用于从所述存储控制单元读取存储在所述预设存储区域的电源信号并传输至负载；所述方法包括：若获取到来自所述电源的包括低电平脉冲信息的电源信号，检测所述包括低电平脉冲信息的电源信号的持续时间是否高于第一预设时长；若否，则维持向所述预设存储区域内写入高电平状态的电源信号；若是，则向所述预设存储区域内写入低电平状态的电源信号。
5.进一步的，所述方法还包括：若获取到来自所述电源的包括高电平脉冲信息的电源信号，则在第二预设时长内维持向所述预设存储区域内写入高电平状态的电源信号，所述第二预设时长不小于所述读取控制单元下一次读取到电源信号的时间与当前时刻的时间间隔。
6.进一步的，所述读取控制单元每间隔第三预设时长从所述存储控制单元读取电源信号；所述第二预设时长不小于所述第三预设时长和第四预设时长中数值更大的预设时长，所述第四预设时长为所述读取控制单元开始读取电源信号至所述读取控制单元实际读取到电源信号的器件运作时长。
7.本技术还提供另一种脉冲信号处理方法，应用于匹配电路的存储控制单元，所述匹配电路包括所述存储控制单元和读取控制单元，所述存储控制单元用于获取来自电源的电源信号并存储在内部预设存储区域，所述读取控制单元用于从所述存储控制单元读取存储在所述预设存储区域的电源信号并传输至负载；所述方法包括：若获取到来自所述电源的包括高电平脉冲信息的电源信号，则在第二预设时长内维持向所述预设存储区域内写入高电平状态的电源信号，所述第二预设时长不小于所述读取控制单元下一次读取到电源信
号的时间与当前时刻的时间间隔。
8.进一步的，所述读取控制单元每间隔第三预设时长从所述存储控制单元读取电源信号；所述第二预设时长不小于所述第三预设时长和第四预设时长中数值更大的预设时长，所述第四预设时长为所述读取控制单元开始读取电源信号至所述读取控制单元实际读取到电源信号的器件运作时长。
9.进一步的，所述方法还包括：若获取到来自所述电源的包括低电平脉冲信息的电源信号，检测所述包括低电平脉冲信息的电源信号的持续时间是否高于第一预设时长；若否，则维持向所述预设存储区域内写入高电平状态的电源信号；若是，则向所述预设存储区域内写入低电平状态的电源信号。
10.本技术还提供一种脉冲信号处理装置，应用于匹配电路的存储控制单元，所述匹配电路包括所述存储控制单元和读取控制单元，所述存储控制单元用于获取来自电源的电源信号并存储在内部预设存储区域，所述读取控制单元用于从所述存储控制单元读取存储在所述预设存储区域的电源信号并传输至负载；所述装置包括：检测模块，用于若获取到来自所述电源的包括低电平脉冲信息的电源信号，检测所述包括低电平脉冲信息的电源信号的持续时间是否高于第一预设时长；第一写入模块，用于若否，则维持向所述预设存储区域内写入高电平状态的电源信号；第二写入模块，用于若是，则向所述预设存储区域内写入低电平状态的电源信号。
11.本技术还提供另一种脉冲信号处理装置，应用于匹配电路的存储控制单元，所述匹配电路包括所述存储控制单元和读取控制单元，所述存储控制单元用于获取来自电源的电源信号并存储在内部预设存储区域，所述读取控制单元用于从所述存储控制单元读取存储在所述预设存储区域的电源信号并传输至负载；所述装置包括：写入模块，用于若获取到来自所述电源的包括高电平脉冲信息的电源信号，则在第二预设时长内维持向所述预设存储区域内写入高电平状态的电源信号，所述第二预设时长不小于所述读取控制单元下一次读取到电源信号的时间与当前时刻的时间间隔。
12.本技术还提供一种匹配电路，包括存储控制单元和读取控制单元，所述存储控制单元和所述读取控制单元电连接；所述存储控制单元用于若获取到来自电源的包括低电平脉冲信息的电源信号，检测所述包括低电平脉冲信息的电源信号的持续时间是否高于第一预设时长；若否，则维持向所述存储控制单元内部预设存储区域内写入高电平状态的电源信号；若是，则向所述预设存储区域内写入低电平状态的电源信号；所述读取控制单元用于从所述存储控制单元读取存储在所述预设存储区域的电源信号并传输至负载。
13.本技术还提供另一种匹配电路，包括存储控制单元和读取控制单元，所述存储控制单元和所述读取控制单元电连接；所述存储控制单元用于若获取到来自电源的包括高电平脉冲信息的电源信号，则在第二预设时长内维持向所述存储控制单元内部预设存储区域内写入高电平状态的电源信号，所述第二预设时长不小于所述读取控制单元下一次读取到电源信号的时间与当前时刻的时间间隔；所述读取控制单元用于从所述存储控制单元读取存储在所述预设存储区域的电源信号并传输至负载。
14.可以看出，本技术实施例中，匹配电路中存储控制单元用于获取来自电源的电源信号并写入内部预设存储区域，读取控制单元用于从该存储控制单元读取存储在预设存储区域的电源信号并传输至负载，读取控制单元在获取到来自电源的包括低电平脉冲信息的
电源信号时，可检测该包括低电平脉冲信息的电源信号的持续时间是否高于第一预设时长，且在不高于第一预设时长的情况下，始终维持向预设存储区域内写入高电平状态的电源信号，在包括低电平脉冲信息的电源信号的持续时间高于第一预设时长时，才向预设存储区域写入低电平状态的电源信号，有利于保证读取控制单元在读取电源信号时，能够稳定读取到高电平脉冲信息，从而能够稳定的将获取到的电源信号传输至负载执行脉冲运作，有利于提高匹配电路工作的可靠性。
附图说明
15.利用附图对本技术作进一步说明，但附图中的实施例不构成对本技术的任何限制，对于本领域的普通技术人员，在不付出创造性劳动的前提下，还可以根据以下附图获得其它的附图。
16.图1是本技术提供的一种电源系统的组成结构示意图；图2是本技术提供的一种匹配电路的组成结构示意图；图3是本技术提供的一种脉冲信号处理方法的流程示意图；图4是本技术实施例提供的一种电源信号示意图；图5是本技术实施例提供的一种电源系统中电源信号的传输示意图；图6是本技术实施例提供的另一种电源系统中电源信号的传输示意图；图7是本技术实施例提供的另一种脉冲信号处理方法的流程示意图；图8是本技术实施例提供的一种脉冲信号处理装置的功能模块框图；图9是本技术实施例提供的另一种脉冲信号处理装置的功能模块框图。
具体实施方式
17.下面将结合附图对本技术的技术方案进行清楚、完整地描述，显然，所描述的实施例是本技术一部分实施例，而不是全部的实施例。基于本技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本技术保护的范围。
18.在本技术的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本技术和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本技术的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。在本技术实施例和所附权利要求书中所使用的单数形式的“一种”、“所述”和“该”也旨在包括多数形式，除非上下文清楚地表示其他含义。还应当理解，本文中使用的术语“和/或”是指并包含一个或多个相关联的列出项目的任何或所有可能组合。
19.请参见图1，图1是本技术实施例提供的一种电源系统的组成结构示意图，该电源系统包括匹配电路和分别与该匹配电路连接的电源和负载，其中，电源用于提供电源信号，匹配电路获取来自电源的电源信号后，调节电源与匹配电源和负载之间的负载阻抗，同时转送电源信号到负载。具体实现中，该电源系统例如可以是等离子体电源系统，即该电源系统中的负载例如可以是等离子腔体负载。
20.其中，请参见图2，图2是本技术实施例提供的一种匹配电路的组成结构示意图，具
体的，该匹配电路可应用于图1所示的电源系统中，匹配电路包括存储控制单元和读取控制单元，其中，该存储控制单元用于获取来自电源的电源信号并写入内部预设存储区域，该读取控制单元用于从存储控制单元读取存储在该预设存储区域的电源信号并传输至负载。
21.其中，在一种可能的实施方式中，该存储控制单元具体用于：若获取到来自所述电源的包括低电平脉冲信息的电源信号，检测所述包括低电平脉冲信息的电源信号的持续时间是否高于第一预设时长；若否，则维持向所述预设存储区域内写入高电平状态的电源信号；若是，则向所述预设存储区域内写入低电平状态的电源信号。
22.在另一种可能的实施方式中，该存储控制单元具体用于：若获取到来自所述电源的包括高电平脉冲信息的电源信号，则在第二预设时长内维持向所述预设存储区域内写入高电平状态的电源信号，所述第二预设时长不小于所述读取控制单元下一次读取到电源信号的时间与当前时刻的时间间隔。
23.其中，上述实施方式中存储控制单元在获取包括高电平脉冲信息或低电平脉冲信息后，存储电源信号的具体实现方式可参考下述方法实施例的相关内容，此次不再赘述。
24.可以看出，本技术实施例中，匹配电路包括的存储控制单元在包括低电平脉冲信息的电源信号的持续时间高于第一预设时长时才向预设存储区域写入低电平装填的电源信号，否则，向预设存储区域持续写入高电平状态的电源信号；或者，存储控制单元在接收到来自电源的包括高电平脉冲信息的电源信号时，在不小于读取控制单元下一次读取到电源信号的时间与当前时刻的时间间隔的第二预设时长内，维持向预设存储区域写入高电平状态；上述实施方式均可使得读取控制单元从存储控制单元中读取电源信号时，稳定读取到高电平状态的电源信号以获得脉冲信息，从而稳定的向负载传输电源信号，有利于提高匹配电路工作的可靠性。
25.请参见图3，图3是本技术实施例提供的一种脉冲信号处理方法的流程示意图，该脉冲信号处理方法可应用于如图2所示的匹配电路的存储控制单元，其中，所述匹配电路包括所述存储控制单元和读取控制单元，所述存储控制单元用于获取来自电源的电源信号并写入内部预设存储区域，所述读取控制单元用于从所述存储控制单元读取存储在所述预设存储区域的电源信号并传输至负载；所述方法包括：步骤201，若获取到来自所述电源的包括低电平脉冲信息的电源信号，检测所述包括低电平脉冲信息的电源信号的持续时间是否高于第一预设时长；具体实现中，电源可以是射频电源，第一预设时长可根据射频电源的类型进行设置，在射频电源为定频电源即电源的脉冲频率固定时，第一预设时长不小于前一个脉冲的最后一个高电平与后一个脉冲的第一个高电平的时间间隔，即第一预设时长不小于前一个脉冲的高电平结束时刻到后一个脉冲的高电平开始时刻的时间间隔，在射频电源为变频电源即电源的脉冲频率会发生改变时，第一预设时长不小于前述前一个脉冲的高电平结束时刻到后一个脉冲的高电平开始时刻的时间间隔中的最大值。
26.步骤202，若否，则维持向所述预设存储区域内写入高电平状态的电源信号；步骤203，若是，则向所述预设存储区域内写入低电平状态的电源信号。
27.步骤202和步骤203中存储控制单元向预设存储区域内写入电源信号，即存储控制单元不断的对预设存储区域内存储的电源信号进行更新，读取控制单元在从存储控制单元中读取电源信号时，读取到的电源信号是持续更新的。
28.具体的，参见图4，图4是本技术实施例提供的一种电源信号示意图，图4中示出了原始电源信号和预设存储区域内电源信号随时间变化的波形图，其中，原始电源信号即图1所示的电源系统中电源传输给匹配电路的电源信号，图4中预设存储区域内电源信号即图2所示的匹配电路中读取控制单元从存储控制单元读取电源信号时，存储在该预设存储区域内的电源信号。预设存储区域内电源信号的图例中，实线表征实际存储的电源信号，虚线标识的区域对应原始电源信号中的高电平脉冲信息。
29.以读取控制单元分别在时间点t1、t2和t3从存储控制单元中读取到电源信号为例，若存储控制单元不对电源信号的存储策略进行控制，即存储控制单元获取到包括低电平脉冲信息的电源信号则直接向预设存储区域内写入低电平状态的电源信号，获取到包括高电平脉冲信息的电源信号则向预设存储区域内写入高电平状态的电源信号，则预设存储区域内存储的电源信号与原始电源信号保持一致，参见图5，此时电源系统中的电源信号传输过程可如图5所示，读取控制单元在时间点t1和t3均会错误的读取到脉冲信号波谷，从而无法稳定的向负载传输电源信号。
30.而步骤201-步骤203中，由于读取控制单元在获取到的包括低电平脉冲信息的电源信号的持续时间较短（即不高于第一预设时长）的情况下，并不会向预设存储区域内写入低电平状态的电源信号，而是持续向预设存储区域内写入高电平状态的电源信号，在包括低电平脉冲信息的电源信号的持续时间较长（即高于第一预设时长）的情况下，才向预设存储区域内写入低电平脉冲信号，此时预设存储区域内存储的电源信号则可持续保持在高电平状态，参见图6，此时电源系统中的电源信号传输过程可如图6所示，当读取控制单元在时间点t1、t2和t3读取电源信号时，均能稳定的获取到高电平状态的电源信号，可稳定的向负载传输电源信号给予负载阻抗，同时，在低电平脉冲信息持续时间高于预设时长时写入低电平状态的电源信号，也可使得读取控制单元能够正确读取到关断信息，有利于提高匹配电路的工作可靠性。
31.具体实现中，存储控制单元例如可以是现场可编程门阵列fpga，预设存储区域即可以是fpga的内存，读取控制单元例如可以是内核单片机stm32。当然，此处选择器件仅为示例性说明，实际应用中存储控制单元和读取控制单元的具体器件选择并不局限于此。
32.在一个可能的示例中，所述方法还包括：若获取到来自所述电源的包括高电平脉冲信息的电源信号，则在第二预设时长内维持向所述预设存储区域内写入高电平状态的电源信号，所述第二预设时长不小于所述读取控制单元下一次读取到电源信号的时间与当前时刻的时间间隔。
33.具体实现中，若存储控制单元仅在接收到高电平脉冲信息的电源信号持续时间内向预设存储区域写入高电平状态的电源信号，在未获取到高电平脉冲信息的电源信号时则不再向预设存储区域写入高电平状态的电源信号，而是写入低电平状态的电源信息，若高电平状态的电源信号的持续时间小于读取控制单元下一次从预设存储区域读取到电源信号的时间，则读取控制单元下一次读取电源信号时可能读取到的低电平状态的电源信号，从而影响匹配电路工作的可靠性。通过设置不小于读取控制单元下一次读取到电源信号的时间与当前时刻的时间间隔的第二预设时长，使得存储控制单元在获取到包括高电平脉冲信息的电源信号后，将向预设存储区域内写入高电平状态的电源信号的时间延长第二预设时长，从而使得预设存储区域内存储的高电平状态的电源信号的结束时间在电源输入的原
始电源信号中高电平脉冲的结束时间之后，且预设存储区域内存储的高电平状态的电源信号的结束时间与电源输入的原始电源信号中高电平脉冲的结束时间的时间间隔为第二预设时长，读取控制单元下一次读取电源信号时，仍然能够准确的获取到高电平状态的电源信号。
34.可见，本示例中，存储控制单元在获取到包括高电平脉冲信息的电源信号时，在不小于读取控制单元下一次读取到电源信号的时间与当前时刻的时间间隔的第二预设时长内，持续向预设存储区域写入高电平状态的电源信号，可使得读取控制单元下一次读取电源信号时能稳定读取到高电平状态的电源信号，从而执行脉冲运作，提高匹配电路的工作可靠性。
35.在一个可能的示例中，所述读取控制单元每间隔第三预设时长从所述存储控制单元读取电源信号；所述第二预设时长不小于所述第三预设时长和第四预设时长中数值更大的预设时长，所述第四预设时长为所述读取控制单元开始读取电源信号至所述读取控制单元实际读取到电源信号的器件运作时长。
36.具体实现中，读取控制单元可定期从存储控制单元读取电源信号。第二预设时长则可根据读取控制单元每次读取电源信号的时间间隔以及存储控制单元读取电源信号时的期间运作延迟，确定第二预设时长的取值。
37.其中，若读取控制单元读取电源信号的读取周期（即第三预设时长）大于读取控制单元本身的器件运作延迟（即第四预设时长），则设置延长写入高电平状态的电源信号的时段（即第二预设时长）不小于读取周期（即第三预设时长）。反之，若读取控制单元读取电源信号的读取周期小于读取控制单元本身的器件运作延迟，则设置延长写入高电平状态的电源信号的时段（第二预设时长）不小于读取控制单元本身的器件运作延迟（第四预设时长）。
38.具体实现中，可设置在第三预设时长和第四预设时长中数值更大的预设时长不小于另一预设时长的n倍（n为大于1的正整数，具体数值可由用户预设），或者，第三预设时长和第四预设时长不属于同一量级情况下，才设置第二预设时长不小于第三预设时长和第四预设时长中数值更大的预设时长，其中，n的数值可根据需要进行设置，此处不做具体限制。即当第三预设时长和第四预设时长的数值相差较大时，数值更小的时长所带来的延时可忽略不计，从而简化读取控制单元工作策略。举例来说，例如，第三预设时长为微秒（）级，而第四预设时长为毫秒（ms）级，则设置第二预设时长不小于第四预设时长。
39.此外，在第三预设时长和第四预设时长为相同量级，且不满足较大预设时长不小于n倍较小预设时长的情况下（例如n为9，且第四预设时长为第三预设时长的6倍的情况），可设置第二预设时长不小于第三预设时长和第四预设时长之和。
40.可见，本示例中，在读取控制单元每间隔第三预设时长从存储控制单元读取电源信号的情况下，第二预设时长不小于第三预设时长和第四预设时长中数值更大的预设时长，第四预设时长为读取控制单元开始读取电源信号至读取控制单元实际读取到电源信号的器件运作时长，有利于保证读取控制单元稳定读取到高电平状态的电源信号，进一步提高匹配电路工作可靠性。
41.请参见图7，图7是本技术实施例提供的另一种脉冲信号处理方法的流程示意图，该脉冲信号处理方法可应用于如图2所示的匹配电路，其中，所述匹配电路包括所述存储控制单元和读取控制单元，所述存储控制单元用于获取来自电源的电源信号并写入内部预设
存储区域，所述读取控制单元用于从所述存储控制单元读取存储在所述预设存储区域的电源信号并传输至负载；所述方法包括：步骤301，若获取到来自所述电源的包括高电平脉冲信息的电源信号，则在第二预设时长内维持向所述预设存储区域内写入高电平状态的电源信号，所述第二预设时长不小于所述读取控制单元下一次读取到电源信号的时间与当前时刻的时间间隔。
42.可以看出，本技术实施例中，存储控制单元在接收到来自电源的包括高电平脉冲信息的电源信号时，在不小于读取控制单元下一次读取到电源信号的时间与当前时刻的时间间隔的第二预设时长内，维持向预设存储区域写入高电平状态，即存储控制单元接收到包括高电平脉冲信息的电源信号后，延长向预设存储区域内写入高电平状态的脉冲信号的时间，使得读取控制单元下一次从预设存储区域读取电源信号时，仍能准确读取到高电平状态的电源信号，提高匹配电路工作的可靠性。
43.在一个可能的示例中，所述读取控制单元每间隔第三预设时长从所述存储控制单元读取电源信号；所述第二预设时长不小于所述第三预设时长和第四预设时长中数值更大的预设时长，所述第四预设时长为所述读取控制单元开始读取电源信号至所述读取控制单元实际读取到电源信号的器件运作时长。
44.可见，本示例中，在读取控制单元每间隔第三预设时长从存储控制单元读取电源信号的情况下，第二预设时长不小于第三预设时长和第四预设时长中数值更大的预设时长，第四预设时长为读取控制单元开始读取电源信号至读取控制单元实际读取到电源信号的器件运作时长，有利于保证读取控制单元稳定读取到高电平状态的电源信号，进一步提高匹配电路工作可靠性。
45.在一个可能的示例中，所述方法还包括：若获取到来自所述电源的包括低电平脉冲信息的电源信号，检测所述包括低电平脉冲信息的电源信号的持续时间是否高于第一预设时长；若否，则维持向所述预设存储区域内写入高电平状态的电源信号；若是，则向所述预设存储区域内写入低电平状态的电源信号。
46.可见，本示例中，存储控制单元在读取到包括低电平脉冲信息的电源信号时，若包括低电平脉冲信息的电源信号的持续时间高于第一预设时长，才向预设存储区域写入低电平状态的电源信号，有利于保证读取控制单元在读取电源信号时，能够稳定读取到高电平脉冲信息，进一步提高匹配电路工作的可靠性。
47.请参见图8，图8是本技术实施例提供的一种脉冲信号处理装置的功能模块框图；该脉冲信号处理装置60可应用于如图2所示的匹配电路，其中，所述匹配电路包括所述存储控制单元和读取控制单元，所述存储控制单元用于获取来自电源的电源信号并写入内部预设存储区域，所述读取控制单元用于从所述存储控制单元读取存储在所述预设存储区域的电源信号并传输至负载；所述脉冲信号处理装置60包括：检测模块601，用于若获取到来自所述电源的包括低电平脉冲信息的电源信号，检测所述包括低电平脉冲信息的电源信号的持续时间是否高于第一预设时长；第一写入模块602，用于若否，则维持向所述预设存储区域内写入高电平状态的电源信号；第二写入模块603，用于若是，则向所述预设存储区域内写入低电平状态的电源信号。
48.在一个可能的示例中，所述脉冲信号处理装置60还用于：若获取到来自所述电源的包括高电平脉冲信息的电源信号，则在第二预设时长内维持向所述预设存储区域内写入高电平状态的电源信号，所述第二预设时长不小于所述读取控制单元下一次读取到电源信号的时间与当前时刻的时间间隔。
49.在一个可能的示例中，所述读取控制单元每间隔第三预设时长从所述存储控制单元读取电源信号；所述第二预设时长不小于所述第三预设时长和第四预设时长中数值更大的预设时长，所述第四预设时长为所述读取控制单元开始读取电源信号至所述读取控制单元实际读取到电源信号的器件运作时长。
50.请参见图9，图9是本技术实施例提供的另一种脉冲信号处理装置的功能模块框图；该脉冲信号处理装置70可应用于如图2所示的匹配电路，其中，所述匹配电路包括所述存储控制单元和读取控制单元，所述存储控制单元用于获取来自电源的电源信号并写入内部预设存储区域，所述读取控制单元用于从所述存储控制单元读取存储在所述预设存储区域的电源信号并传输至负载；所述脉冲信号处理装置70包括：写入模块701，用于若获取到来自所述电源的包括高电平脉冲信息的电源信号，则在第二预设时长内维持向所述预设存储区域内写入高电平状态的电源信号，所述第二预设时长不小于所述读取控制单元下一次读取到电源信号的时间与当前时刻的时间间隔。
51.在一个可能的示例中，所述读取控制单元每间隔第三预设时长从所述存储控制单元读取电源信号；所述第二预设时长不小于所述第三预设时长和第四预设时长中数值更大的预设时长，所述第四预设时长为所述读取控制单元开始读取电源信号至所述读取控制单元实际读取到电源信号的器件运作时长。
52.在一个可能的示例中，所述脉冲信号处理装置70还用于：若获取到来自所述电源的包括低电平脉冲信息的电源信号，检测所述包括低电平脉冲信息的电源信号的持续时间是否高于第一预设时长；若否，则维持向所述预设存储区域内写入高电平状态的电源信号；若是，则向所述预设存储区域内写入低电平状态的电源信号。
53.其中，上述方法实施例涉及的各场景的所有相关内容均可以援引到对应功能模块的功能描述，在此不再赘述。上述脉冲信号处理装置60均可执行上述图3所示的脉冲信号处理方法中存储控制单元所执行的步骤。上述脉冲信号处理装置70均可执行上述图7所示的脉冲信号处理方法中存储控制单元所执行的步骤。
54.应理解，在本技术的各种实施例中，上述各过程的序号的大小并不意味着执行顺序的先后，各过程的执行顺序应以其功能和内在逻辑确定，而不应对本技术实施例的实施过程构成任何限定。
55.在本技术所提供的几个实施例中，应该理解到，所揭露的方法、装置和系统，可以通过其它的方式实现。例如，以上所描述的装置实施例仅仅是示意性的；例如，所述模块的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式；例如多个模块或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，装置或模块的间接耦合或通信连接，可以是电性，机械或其它的形式。
56.所述作为分离部件说明的模块可以是或者也可以不是物理上分开的，作为模块显示的部件可以是或者也可以不是物理模块，即可以位于一个地方，或者也可以分布到多个
网络模块上。可以根据实际的需要选择其中的部分或者全部模块来实现本实施例方案的目的。
57.另外，在本发明各个实施例中的各功能模块可以集成在一个处理模块中，也可以是各个模块单独物理包括，也可以两个或两个以上模块集成在一个模块中。上述集成的模块既可以采用硬件的形式实现，也可以采用硬件加软件功能模块的形式实现。
58.最后需要强调的是，本技术不限于上述实施方式，以上仅为本技术的较佳实施例而已，并不用以限制本技术，凡在本技术的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本技术的保护范围之内。