一种时钟信号处理装置、方法及设备与流程

1.本技术涉及信号处理技术领域，涉及但不限于时钟信号处理装置、方法及设备。


背景技术：

2.在系统级芯片(system on chip，soc)设计中，时钟结构的设计非常重要也比较复杂，一般会设计有多个时钟源，实现soc在不同模式下选择合适该模式的时钟源的时钟信号进行相关操作。一般可以通过时钟切换模块在多个时钟源之间进行切换，实现不同模式下输出不同时钟源的时钟信号。
3.相关技术中，一般采用电阻电容(resistance and capacitance，rc)振荡器作为低频时钟源，采用外部晶振时钟作为高频时钟源，根据低频时钟源的时钟信号确定计数标准，并判断以高频时钟源的时钟信号为驱动计数结果是否满足该计数标准，在高频时钟源的时钟信号不满足该计数标准时，确定高频时钟源故障，然后，将时钟输出信号切换至低频时钟源的时钟信号，以保证系统继续工作。
4.可以看出，相关技术中，默认低频时钟源不会故障。但是，低频时钟源虽然受外部环境影像较小，但其温度特性较差，频率可靠性不高，所以，低频时钟源仍然存在故障的可能性；而当低频时钟源发生故障时，输出为故障的低频信号，导致降低了时钟信号输出的可靠性与准确性。


技术实现要素：

5.本技术提供一种时钟信号处理装置、方法及设备，提高了时钟信号输出的可靠性与准确性。
6.本技术的技术方案是这样实现的：
7.本技术提供了一种时钟信号处理装置，所述装置包括：时钟检测模块和第一时钟切换模块；
8.所述第一时钟切换模块，用于接收第一输入信号；所述第一输入信号的时钟频率与第二时钟信号的时钟频率相同或不同，所述第二时钟信号为第二时钟源产生的；
9.所述时钟检测模块，用于接收第一时钟信号，在检测到所述第一时钟信号存在毛刺的情况下，基于所述第一时钟信号判断第一时钟源是否故障；所述第一时钟信号为所述第一时钟源产生的，所述第二时钟源的时钟频率大于所述第一时钟源的时钟频率；
10.所述时钟检测模块，还用于在确定所述第一时钟源故障的情况下，触发第一控制信号，并向所述第一时钟切换模块发送所述第一控制信号；
11.所述第一时钟切换模块，还用于基于所述第一控制信号，输出所述第一输入信号。
12.本技术提供了一种时钟信号处理方法，所述方法包括：
13.接收第一输入信号；所述第一输入信号为第二时钟源产生的，所述第一输入信号的时钟频率与第二时钟信号的时钟频率相同或不同，所述第二时钟信号为第二时钟源产生的；
14.检测到第一时钟信号存在毛刺的情况下，基于所述第一时钟信号判断所述第一时钟源是否故障；所述第一时钟信号为所述第一时钟源产生的，所述第二时钟源的时钟频率大于所述第一时钟源的时钟频率；
15.若所述第一时钟源故障，触发第一控制信号，并基于所述第一控制信号，输出所述第一输入信号。
16.本技术还提供了一种电子设备，包括：存储器和处理器，所述存储器存储有可在处理器上运行的计算机程序，所述处理器执行所述程序时实现上述时钟信号处理方法。
17.本技术还提供了一种存储介质，其上存储有计算机程序，该计算机程序被处理器执行时实现上述时钟信号处理方法。
18.本技术所提供的时钟信号处理装置、方法、设备及存储介质，包括时钟检测模块和第一时钟切换模块；所述第一时钟切换模块，用于接收第一输入信号；所述第一输入信号的时钟频率与第二时钟信号的时钟频率相同或不同，所述第二时钟信号为第二时钟源产生的；所述时钟检测模块，用于接收第一时钟信号，在检测到所述第一时钟信号存在毛刺的情况下，基于所述第一时钟信号判断第一时钟源是否故障；所述第一时钟信号为所述第一时钟源产生的，所述第二时钟源的时钟频率大于所述第一时钟源的时钟频率；所述时钟检测模块，还用于在确定所述第一时钟源故障的情况下，触发第一控制信号，并向所述第一时钟切换模块发送所述第一控制信号；所述第一时钟切换模块，还用于基于所述第一控制信号，输出所述第一输入信号。在本技术的方案中，时钟检测模块可以检测出低频时钟源是否故障，在低频时钟源故障时，基于高频时钟源的时钟信号确定时钟输出信号；这样，可以避免输出故障的低频信号的可能性，从而提高时钟信号输出的可靠性与准确性；
19.且，实际中，若低频时钟信号存在较多毛刺时，由于毛刺会影响对低频时钟信号的计数结果，导致低频时钟源输出故障；在本技术的方案中，这样情况下会基于高频时钟源的时钟信号进行输出，这样，可以降低输出时钟信号中的毛刺；
20.且，一般认为低频时钟信号不会故障，所以用低频时钟信号作为基准去看高频时钟源是否有故障，实际中，如果低频时钟信号有问题，例如有毛刺导致低频信号的计数值错误，从而可能误判断为高频时钟故障，从而将输出切换为低频时钟信号；在本技术的方案中，可以检测低频时钟是否故障，在低频时钟故障时，基于高频时钟源的信号确定输出的时钟信号，从而可以避免相关技术中由于低频故障引起的误判，进一步避免了不必要的时钟切换。
附图说明
21.图1为相关技术中提供的时钟信号处理装置的一种可选的结构示意图；
22.图2为本技术实施例提供的时钟信号处理装置一种可选的结构示意图；
23.图3为本技术实施例提供的时钟检测模块一种可选的结构示意图；
24.图4为本技术实施例提供的时钟检测模块一种可选的结构示意图；
25.图5为本技术实施例提供的时钟信号处理装置一种可选的结构示意图；
26.图6为本技术实施例提供的时钟检测模块一种可选的结构示意图；
27.图7为本技术实施例提供的时钟检测模块一种可选的结构示意图；
28.图8为本技术实施例提供的时钟信号处理装置一种可选的结构示意图；
29.图9为本技术实施例提供的时钟信号处理装置一种可选的结构示意图；
30.图10为本技术实施例提供的时钟信号处理方法的一种可选的流程示意图；
31.图11为本技术实施例提供的电子设备的一种可选的结构示意图。
具体实施方式
32.为使本技术实施例的目的、技术方案和优点更加清楚，下面将结合本技术实施例中的附图，对申请的具体技术方案做进一步详细描述。以下实施例用于说明本技术，但不用来限制本技术的范围。
33.在以下的描述中，涉及到“一些实施例”，其描述了所有可能实施例的子集，但是可以理解，“一些实施例”可以是所有可能实施例的相同子集或不同子集，并且可以在不冲突的情况下相互结合。
34.在以下的描述中，所涉及的术语“第一\第二\第三”仅是为例区别不同的对象，不代表针对对象的特定排序，不具有先后顺序的限定。可以理解地，“第一\第二\第三”在允许的情况下可以互换特定的顺序或先后次序，以使这里描述的本技术实施例能够以除了在这里图示或描述的以外的顺序实施。
35.除非另有定义，本文所使用的所有的技术和科学术语与属于本技术的技术领域的技术人员通常理解的含义相同。本文中所使用的术语只是为了描述本技术实施例的目的，不是旨在限制本技术。
36.需要说明的是，本技术中描述的高频时钟信号与低频时钟信号是相对的，即，高频时钟信号的时钟频率大于低频时钟信号的时钟频率。例如，在本技术的实施例中，第一时钟信号的时钟频率小于第二时钟信号的时钟频率，所以，可以将第一时钟信号称为低频率时钟信号，将第二时钟信号称为高频率时钟信号。
37.首先，对相关技术中的时钟信号处理方法进行说明。
38.图1示意了一种时钟信号处理装置的结构图，参照图1所示的内容，时钟信号处理装置包括时钟检测模块10和时钟切换模块20；其中，时钟检测模块10可以同时接收低频时钟信号101和高频时钟信号102，并根据低频时钟信号的时钟频率确定计数标准，并判断高频时钟的时钟频率是否满足该计数标准，若满足，认为高频时钟源没有故障，则通过时钟切换模块20输出高频时钟信号102；若不满足，认为高频时钟源故障，则通过时钟切换模块20输出低频时钟信号101。
39.可以看出，相关技术中，默认低频时钟源不会故障。但是，低频时钟源虽然受外部环境影像较小，但其温度特性较差，频率稳定性不高，所以，低频时钟源仍然存在故障的可能性；而当低频时钟源发生故障时，输出为故障的低频信号，导致降低了时钟信号输出的可靠性与准确性。
40.下面，对本技术实施例提供的时钟信号处理装置、方法、设备和存储介质的各实施例进行说明。
41.本技术实施例可提供时钟信号处理方法及装置、方法、设备和存储介质；实际应用中，时钟信号处理方法可由时钟信号处理装置实现，时钟信号处理装置中的各功能实体可以由电子设备(如芯片)实现。
42.第一方面，本实施例提供一种时钟信号处理装置，参照图2所示的内容，时钟信号
处理装置可以包括时钟检测模块21和第一时钟切换模块22。
43.第一时钟切换模块22，用于接收第一输入信号201；第一输入信号201的时钟频率与第二时钟信号的时钟频率相同或不同，第二时钟信号为第二时钟源产生的；
44.时钟检测模块21，用于接收第一时钟信号202，在检测到第一时钟信号202存在毛刺的情况下，基于第一时钟信号202判断第一时钟源是否故障；第一时钟信号202为第一时钟源产生的，第二时钟源的时钟频率大于第一时钟源的时钟频率；
45.时钟检测模块21，还用于在确定第一时钟源故障的情况下，触发第一控制信号，并向第一时钟切换模块22发送第一控制信号；
46.第一时钟切换模块22，还用于基于第一控制信号，输出第一输入信号201。
47.第一时钟切换模块22可以通过输入端接收第一输入信号201。
48.在本技术实施例中，第二时钟源的时钟频率大于第一时钟源的时钟频率，所以，也可以将第一时钟源称为低频时钟源，将第二时钟源称为高频时钟源。
49.本技术实施例对与第一时钟源和第二时钟源的时钟类型不做唯一限定。示例性的，第一时钟源可以为rc震荡器；第二时钟源可以为外部晶振时钟。
50.第一输入信号的时钟频率与第二时钟信号的时钟频率相同或不同，可以理解为下述示例a或示例b：
51.示例a、第一输入信号可以是第二时钟信号，此时第一输入信号的时钟频率与第二时钟信号的时钟频率相同；
52.示例b、第一输入信号也可以是对第二时钟信号进行处理后的时钟信号；例如，第一输入信号可以是第二时钟信号进行分频后的时钟信号；此时第一输入信号的时钟频率与第二时钟信号的时钟频率不同。
53.时钟检测模块21通过输入端接收第一时钟信号202，并检测第一时钟信号202是否存在毛刺；在检测到第一时钟信号202存在毛刺的情况下，时钟检测模块21基于第一时钟信号202判断第一时钟源是否故障。
54.需要说明的是，时钟检测模块21在检测到第一时钟信号202不存在毛刺时，不做任何处理，即维持上一时刻的状态。
55.实际中，一般情况下第一时钟源的状态较稳定，但是在第一时钟信号存在毛刺的情况下，第一时钟源故障的概率较大，所以本技术实施例中通过时钟检测模块在检测到第一时钟信号存在毛刺的情况下，确定第一时钟源是否故障；这样，一方面可以实现第一时钟源故障的检测，另一方面，由于只在检测到第一时钟信号存在毛刺的情况下才进行第一时钟源的故障的检测，所以还具有较低的功耗和较高的检测准确率。
56.时钟检测模块21在确定第一时钟源故障的情况下，触发生成第一控制信号；时钟检测模块21通过输出端向第一时钟切换模块22发送第一控制信号。
57.第一控制信号用于指示第一时钟源故障。
58.本技术实施对第一控制信号的具体类型不做唯一限定，可以根据实际需求进行配置；例如，第一控制信号可以是上升沿触发脉冲信号或者下降沿触发脉冲信号。
59.第一时钟切换模块22在接收到第一输入信号201后，判断是否收到第一控制信号，第一时钟切换模块22在确定收到第一控制信号后，通过第一控制信号的指示确定第一时钟源故障，输出第一输入信号201。
60.第一时钟切换模块22输出第一输入信号的实施可以包括：第一时钟切换模块22获取当前的输出信号，第一时钟切换模块22确认当前的输出信号为第一输入信号201时，保持继续输出第一输入信号201；第一时钟切换模块22确认当前的输出信号为第二时钟信号时，则将输出信号由第二时钟信号切换为第一输入信号202。
61.通过本技术实施例提供的时钟信号处理装置，通过装置中的第一时钟切换模块接收第一输入信号；所述第一输入信号的时钟频率与第二时钟信号的时钟频率相同或不同，所述第二时钟信号为第二时钟源产生的；通过装置中的所述时钟检测模块接收第一时钟信号，在检测到所述第一时钟信号存在毛刺的情况下，基于所述第一时钟信号判断第一时钟源是否故障；所述第一时钟信号为所述第一时钟源产生的，所述第二时钟源的时钟频率大于所述第一时钟源的时钟频率；通过装置中的所述时钟检测模块在确定所述第一时钟源故障的情况下，触发第一控制信号，并向所述第一时钟切换模块发送所述第一控制信号；通过所述第一时钟切换模块基于所述第一控制信号，输出所述第一输入信号。在本技术的方案中，时钟检测模块可以检测出低频时钟源是否故障，在低频时钟源故障时，第一时钟切换模块基于高频时钟源的时钟信号确定时钟输出信号；这样，这样，可以避免输出故障的低频信号的可能性，从而提高时钟信号输出的可靠性与准确性；
62.且，实际中，若低频时钟信号存在较多毛刺时，由于毛刺会影响对低频时钟信号的计数结果，导致低频时钟源输出故障；在本技术的方案中，这样情况下会基于高频时钟源的时钟信号进行输出，这样，可以降低输出时钟信号中的毛刺；
63.且，一般认为低频时钟信号不会故障，所以用低频时钟信号作为基准去看高频时钟源是否有故障，实际中，如果低频时钟信号有问题，例如有毛刺导致低频信号的计数值错误，从而可能误判断为高频时钟故障，从而将输出切换为低频时钟信号；在本技术的方案中，可以检测低频时钟是否故障，在低频时钟故障时，基于高频时钟源的信号确定输出的时钟信号，从而可以避免相关技术中由于低频故障引起的误判，进一步避免了不必要的时钟切换。
64.在一实施方式中，本技术实施例提供的时钟检测模块21可以包括但不限于下述实施例a或实施例b。
65.实施例a、参照图3所示的内容，时钟检测模块21包括第一计数器211、毛刺检测器212和第一比较器213；
66.第一计数器211，用于以第一时钟信号202为驱动在第一预设时间段内进行计数，得到第一计数结果，并向第一比较器213发送第一计数结果；
67.毛刺检测器212，用于在检测到第一时钟信号202存在毛刺的情况下，触发毛刺报警信号，并向第一比较器213发送毛刺报警信号；
68.第一比较器213，用于基于毛刺报警信号，在第一计数结果不满足第一计数标准的情况下，触发第一控制信号，并向第一时钟切换模块发送第一控制信号。
69.第一计数器211通过其输入端接收第一时钟信号202，并以第一时钟信号202为驱动进行脉冲信号计数，将第一预设时间端内的计数结果作为第一计数结果；并通过第一计数器211的输出端口向第一比较器213的输入端口发送第一计数结果。
70.本技术实施例对第一预设时间段的时间大小以及具体时刻值不做具体限定，可以根据实际需求进行配置。例如，第一预设时间段可以为10:00:00时刻至10:01:00时刻之间
的1分钟。
71.毛刺检测器212通过其输入端接收第一时钟信号202，并检测第一时钟信号202是否存在毛刺，在检测到第一时钟信号202存在毛刺的情况下，触发生成毛刺报警信号，并通过其输出端向第一比较器213的输入端发送该毛刺报警信号。
72.毛刺报警信号用于指示第一时钟信号202存在毛刺。
73.本技术实施对毛刺报警信号的具体类型不做唯一限定，可以根据实际需求进行配置；例如，毛刺报警信号可以是上升沿触发脉冲信号或者下降沿触发脉冲信号。
74.第一比较器213可以通过其输入端接收第一计数器211的发送的第一计数结果，并判断是否接收到毛刺报警信号，在确定接收到毛刺报警信号后，确定第一时钟信号202存在毛刺，然后判断第一计数结果是否满足第一计数标准，若第一比较器213确定第一计数结果不满足第一计数标准，认为第一时钟源故障，触发生成第一控制信号，并通过其输出接口向第一时钟切换模块22发送第一控制信号；若第一比较器213确定第一计数结果满足第一计数标准，则认为第一时钟源正常，则不触发生成第一控制信号。
75.第一计数标准可以为一个计数区间值。
76.在一示例中，第一比较器213可以直接调用预设的第一计数标准；
77.在另一示例中，第一比较器213可以根据第二时钟信号在第一预设时间段内的计数结果确定的第一计数标准。
78.实施例b、参考图4所示的内容，与实施例a相比，时钟检测模块21还包括第二计数器214。
79.第二计数器214，用于以第二时钟信号203为驱动在第一预设时间段内进行计数，得到第二计数结果，并向第一比较器213发送第二计数结果；
80.第一比较器213，还用于基于第二计数结果确定第一计数标准。
81.第二计数器214通过其输入端接收第二时钟信号203，并以第二时钟信号203为驱动进行脉冲信号计数，将其在第一预设时间端内的计数结果作为第二计数结果；并通过第二计数器214的输出端口向第一比较器213的输入端口发送第二计数结果。
82.第一比较器213基于第二计数结果，根据第二计数结果和可能的误差计数值得到第二时钟信号203的计数区间值，并根据第一时钟信202与第二时钟信号203的频率比，将第二时钟信号203的计数区间值转换为第一时钟信号202的计数区间值，作为第一计数标准。
83.参照图5所示的内容，本技术实施例提供的装置还可以包括第二时钟切换模块23。
84.第二时钟切换模块23，用于接收第一时钟信号202；
85.时钟检测模块21，还用于接收第二时钟信号203，在检测到第一时钟信号202不存在毛刺的情况下，基于第二时钟信号203判断第二时钟源是否故障；
86.时钟检测模块21，还用于在确定第二时钟源故障的情况下，触发第二控制信号，并向第二时钟切换模块发送第二控制信号；
87.第二时钟切换模块23，还用于基于第二控制信号，输出第一时钟信号202。
88.第二时钟切换模块23可以通过输入端接收第一时钟信号202。
89.时钟检测模块21通过输入端接收第二时钟信号203；时钟检测模块21检测第一时钟信号202是否存在毛刺，在检测到第一时钟信号202不存在毛刺的情况下，基于第二时钟信号203判断第二时钟源是否故障。
90.时钟检测模块21可以在确定第二时钟源故障的情况下，触发生成第二控制信号；时钟检测模块21还可以通过控制信号输出端向第二时钟切换模块23发送第二控制信号。
91.第二控制信号用于指示第二时钟源故障。
92.本技术实施对第二控制信号的具体类型不做唯一限定，可以根据实际需求进行配置；例如，第二控制信号可以是上升沿触发脉冲信号或者下降沿触发脉冲信号。
93.需要说明的是，第一时钟切换模块可以与第二时钟切换模块相同或者不同。
94.在一示例中，第一时钟切换模块与第二时钟切换模块相同，此时，第一控制信号与第二控制信号不同，即通过同一个时钟切换模块根据两个不同的控制信号实现第一时钟切换模块和第二时钟切换模块的功能。
95.在另一示例中，第一时钟切换模块与第二时钟切换模块不同，此时，第一控制信号与第二控制信号可以相同也可以不同；即通过不同的时钟切换模块实现第一时钟切换模块和第二时钟切换模块的功能。
96.第二时钟切换模块23在接收到第一时钟信号202后，判断是否收到第二控制信号，第二时钟切换模块13在确定收到第二控制信号后，通过第二控制信号的指示输出第一时钟信号202。
97.本技术实施例提供的时钟信号处理装置包括第二时钟切换模块23时，时钟检测模块21还可以包括但不限于下述实施例c或实施例d。
98.实施例c、参照图6所示的内容，时钟检测模块21可以包括：第三计数器215以及第二比较器216。
99.第三计数器215，用于以第二时钟信号203为驱动在第二预设时间段内进行计数，得到第三计数结果，并向第二比较器216发送第三计数结果；
100.第二比较器216，用于在第三计数结果不满足第二计数标准的情况下，触发第二控制信号，并向第二时钟切换模块23发送第二控制信号。
101.第三计数器215通过其输入端接收第二时钟信号203，并以第二时钟信号203为驱动进行脉冲信号计数，将第二预设时间端内的计数结果作为第三计数结果；并通过第三计数器215的输出端口向第二比较器216的输入端口发送第三计数结果。
102.本技术实施例对第二预设时间段的时间大小以及具体时刻值不做具体限定，可以根据实际需求进行配置。例如，第一预设时间段可以为11:00:00时刻至11:02:00时刻之间的2分钟。
103.第三计数器与第二计数器可以相同或者不同。
104.在一示例中，第三计数器与第二计数器相同，此时，第一预设时间段与第二预设时间段不同，即通过同一个计数器在不同的时间段内实现两次对第二时钟信号进行计数。
105.在另一示例中，第三计数器与第二计数器不同，此时，第一预设时间段与第二预设时间段可以相同或者不同，即通过不同的计数器实现两次对第二时钟信号进行计数。
106.第二比较器与第一比较器可以相同或者不同，本技术实施例对此不做限定。
107.第二比较器216可以通过其输入端接收第三计数器215的发送的第三计数结果，并确定在未接收到毛刺报警信号的情况下，判断第三计数结果是否满足第二计数标准，若第二比较器216确定第三计数结果不满足第二计数标准，触发生成第二控制信号，并通过其输出接口向第二时钟切换模块23发送第二控制信号。
108.第二计数标准可以为一个计数区间值。
109.在一示例中，第二比较器216可以直接调用预设的第二计数标准；
110.在另一示例中，第二比较器216可以根据第一时钟信号在第二预设时间段内的计数结果确定的第二计数标准。
111.实施例d、参照图7所示的内容，与实施例c相比，时钟检测模块21还可以包括第四计数器217。
112.第四计数器217，用于以第一时钟信号202为驱动在第二预设时间段内进行计数，得到第四计数结果，并向第二比较器217发送第四计数结果；
113.第二比较器216，还用于基于第四计数结果确定第二计数标准。
114.第四计数器217通过其输入端接收第一时钟信号202，并以第一时钟信号为202驱动进行脉冲信号计数，将其在第二预设时间端内的计数结果作为第四计数结果；并通过第四计数器217的输出端口向第二比较器216的输入端口发送第四计数结果。
115.第四计数器与第一计数器可以相同或者不同。
116.在一示例中，第四计数器与第一计数器相同，此时，第一预设时间段与第二预设时间段不同，即通过同一个计数器在不同的时间段内实现两次对第一时钟信号进行计数。
117.在另一示例中，第四计数器与第一计数器不同，此时，第一预设时间段与第二预设时间段可以相同或者不同，即通过不同的计数器实现两次对第一时钟信号进行计数。
118.第二比较器216基于第四计数结果，根据第四计数结果和可能的误差计数值得到第一时钟信号202的计数区间值，并根据第一时钟信号202与第二时钟信号203的频率比，将第一时钟信号202的计数区间值转换为第二时钟信号203的计数区间值，作为第二计数标准。
119.需要说明的是，时钟检测模块21还可以是上述实施例a至实施例d中包括的各器件的可能的组合，具体可以根据实际进行配置，此处不做一一列举。
120.参照图8所示的内容，本技术实施例提供的时钟信号处理装置还可以包括：时钟分频模块24。
121.时钟分频模块24，用于接收第二时钟信号203，并将第二时钟信号203进行分频，得到分频信号，并将分频信号作为第一输入信号201发送至第一时钟切换模块22。
122.时钟分频模块24通过输入端接收第二时钟信号203，并将第二时钟信号203按照设置的分频系数进行分频，得到分频信号，并将分频信号作为第一输入信号201发送至第一时钟切换模块22。
123.这样，可以通过时钟分频模块调整第二时钟信号的频率，在第一时钟源故障时，可以输出分频后的信号，与直接输出第二时钟信号相比，一方面，可以降低输出功耗，另一方面，可以根据时间需求配置分频系数以输出合适频率的时钟信号，提高了输出的时钟信号的准确性。
124.参考图9所示的内容，对本技术实施例提供的时钟处理装置进行说明。时钟处理装置可以包括：时钟检测模块21、第一时钟切换模块22、第二时钟切换模块23以及时钟分频模块24。
125.时钟检测模块21用于接收第一时钟信号202和第二时钟信号203，检测第一时钟信号202是否存在毛刺，在确定第一时钟信号202存在毛刺时，基于第一时钟信号202检测第一
时钟源是否故障，当第一时钟源故障时，触发生成第一控制信号，并向第一时钟切换模块22发送第一控制信号；在确定第一时钟信号202不存在毛刺时，基于第二时钟信号203检测第二时钟源是否故障，当第二时钟源故障时，触发生成第二控制信号，并向第二时钟切换模块23发送第二控制信号。
126.时钟分频模块24用于接收第二时钟信号203，并对第二时钟信号203进行分频后得到第一输入信号201。
127.第一时钟切换模块22用于接收第一输入信号201和第一时钟信号202，并在接收到第一控制信号时，输出第一输入信号202。
128.第二时钟切换模块23用于接收第一时钟信号202和第一输入信号201，并在接收到第二控制信号时，输出第一时钟信号202。
129.第二方面，本实施例提供一种时钟信号处理方法，该方法应用于时钟信号处理装置，其中，时钟信号处理装置可实施于电子设备上。
130.电子设备可以是任何具有相关信息处理能力的设备，在一种实施例中，电子设备可以是一个芯片或者芯片系统。
131.下面对本技术实施例提供的时钟信号处理方法进行说明。
132.图10为本技术实施例的一种时钟信号处理方法的流程示意图，该时钟信号处理方法应用于时钟信号处理装置。
133.该时钟信号处理方法可以包括但不限于图10所示的下述s1001至s1003。
134.s1001、接收第一输入信号。
135.所述第一输入信号的时钟频率与第二时钟信号的时钟频率相同或不同，所述第二时钟信号为第二时钟源产生的。
136.时钟信号处理装置通过第一时钟切换模块接收第一时钟信号和第一输入信号，具体实现过程可以参考上述关于第一时钟切换模块的描述，此处不再赘述。
137.s1002、检测到第一时钟信号存在毛刺的情况下，基于所述第一时钟信号判断第一时钟源是否故障。
138.所述第一时钟信号为所述第一时钟源产生的，所述第二时钟源的时钟频率大于所述第一时钟源的时钟频率。
139.时钟信号处理装置通过时钟检测模块检测第一时钟信号是否存在毛刺，在检测到第一时钟信号存在毛刺的情况下，基于第一时钟信号判断第一时钟源是否故障，具体实现过程可以参考时钟检测模块的描述，此处不再赘述。
140.s1003、若所述第一时钟源故障，触发第一控制信号，并基于所述第一控制信号，输出所述第一输入信号。
141.时钟信号处理装置通过时钟检测模块确定在第一时钟源故障的情况下，触发生成第一控制信号，并通过第一时钟切换模块根据第一控制信号的指示输出第一输入信号。
142.需要说明的是，第一时钟切换模块输出第一输入信号时，先获取当前的时钟输出信号，若确定当前时钟输出信号为第一输入信号，则保持当前的输出不变；若确定当前时钟输出信号为第一时钟信号，将输出信号从第一时钟信号切换为第一输入信号。
143.另外，若所述第一时钟源没有故障，基于所述第一时钟信号和所述第一输入信号确定时钟输出信号。
144.例如，时钟信号处理装置通过时钟检测模块确定在第一时钟源没有故障的情况下，可以进一步通过时钟检测模块判断第二时钟源是否故障，若通过时钟检测模块确定第二时钟源故障，则通过第二时钟切换模块输出第一时钟信号；若第二时钟源也没有故障，则通过第一时钟切换模块输出第一输入信号。
145.s1002中基于所述第一时钟信号判断第一时钟源是否故障，可以包括但不限于下述s10021至s10025：
146.s10021、以所述第一时钟信号为驱动在第一预设时间段内进行计数，得到第一计数结果。
147.时钟信号处理装置通过时钟检测模块包括的第一计数器实现s10021，具体实现过程可以参考时钟信号处理装置中关于第一计数器的详细描述，此处不再一一赘述。
148.s10022、检测到所述第一时钟信号存在毛刺，触发毛刺报警信号。
149.时钟信号处理装置通过时钟检测模块包括的毛刺报警器实现s10022，具体实现过程可以参考时钟信号处理装置中关于毛刺报警器的详细描述，此处不再一一赘述。
150.s10023、基于所述毛刺报警信号，判断所述第一计数结果是否满足第一计数标准。
151.时钟信号处理装置通过时钟检测模块包括的第一比较器实现s10023，具体实现过程可以参考时钟信号处理装置中关于第一比较器的详细描述，此处不再一一赘述。
152.s10024、若所述第一计数结果不满足所述第一计数标准，确定所述第一时钟源故障。
153.时钟信号处理装置通过时钟检测模块包括的第一比较器实现s10024，具体实现过程可以参考时钟信号处理装置中关于第一比较器的详细描述，此处不再一一赘述。
154.s10025、若所述第一计数结果满足所述第一计数标准，确定所述第一时钟源没有故障。
155.时钟信号处理装置通过时钟检测模块包括的第一比较器实现s10025，具体实现过程可以参考时钟信号处理装置中关于第一比较器的详细描述，此处不再一一赘述。
156.需要说明的是，在所述接收第一输入信号之前，所述时钟信号处理方法还包括：将所述第二时钟信号进行分频，得到所述第一输入信号。具体实现可以参考时钟信号处理装置中关于时钟分频模块的详细描述，此处不再一一赘述。
157.本技术实施例所提供的时钟信号处理方法：接收第一输入信号；所述第一输入信号的时钟频率与第二时钟信号的时钟频率相同或不同，所述第二时钟信号为第二时钟源产生的，检测到第一时钟信号存在毛刺的情况下，基于所述第一时钟信号判断第一时钟源是否故障；所述第一时钟信号为所述第一时钟源产生的，所述第二时钟源的时钟频率大于所述第一时钟源的时钟频率；若所述第一时钟源故障，触发第一控制信号，并基于所述第一控制信号，输出所述第一输入信号。该方法可以检测出低频时钟源是否故障，在低频时钟源故障时，基于高频时钟源的时钟信号确定时钟输出信号；这样，可以避免输出故障的低频信号的可能性，从而提高时钟信号输出的可靠性与准确性。
158.当然，本技术实施例不局限于提供的装置和方法，还可有多种实现方式，例如提供为电子设备或者存储介质(存储有用于执行本技术实施例提供的时钟信号处理方法的指令)。
159.需要说明的是，以下关于电子设备和存储介质的描述，与上述时钟信号处理装置
的描述类似，具有与时钟信号处理装置相同的有益效果描述，下面不再一一赘述。另外，对于本技术中设备实施例中未披露的技术细节，请参照时钟信号处理装置实施例的描述。
160.如图11所示，本发明实施例公开了一种电子设备，所述电子设备包括：处理器1101和用于存储能够在处理器1101上运行计算机服务的存储器1102，其中所述处理器1101用于运行所述计算机服务时，实现应用于所述终端设备的所述的时钟信号处理方法。
161.在一些实施例中，本发明实施例中的存储器1102可以是易失性存储器或非易失性存储器，或可包括易失性和非易失性存储器两者。其中，非易失性存储器可以是只读存储器(read-only memory，rom)、可编程只读存储器(programmable rom，prom)、可擦除可编程只读存储器(erasable prom，eprom)、电可擦除可编程只读存储器(electrically eprom，eeprom)或闪存。易失性存储器可以是随机存取存储器(random access memory，ram)，其用作外部高速缓存。通过示例性但不是限制性说明，许多形式的ram可用，例如静态随机存取存储器(static ram，sram)、动态随机存取存储器(dynamic ram，dram)、同步动态随机存取存储器(synchronous dram，sdram)、双倍数据速率同步动态随机存取存储器(double data rate sdram，ddrsdram)、增强型同步动态随机存取存储器(enhanced sdram，esdram)、同步连接动态随机存取存储器(synchlink dram，sldram)和直接内存总线随机存取存储器(direct rambus ram，drram)。本文描述的系统和方法的存储器旨在包括但不限于这些和任意其它适合类型的存储器。
162.而处理器1101可能种集成电路芯片，具有信号的处理能力。在实现过程中，上述方法的各步骤可以通过处理器中的硬件的集成逻辑电路或者软件形式的指令完成。上述的处理器可以是通用处理器、数字信号处理器(digital signal processor，dsp)、专用集成电路(application specific integrated circuit，asic)、现成可编程门阵列(field programmable gate array，fpga)或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件。可以实现或者执行本发明实施例中的公开的各方法、步骤及逻辑框图。通用处理器可以是微处理器或者该处理器也可以是任何常规的处理器等。结合本发明实施例所公开的方法的步骤可以直接体现为硬件译码处理器执行完成，或者用译码处理器中的硬件及软件模块组合执行完成。软件模块可以位于随机存储器，闪存、只读存储器，可编程只读存储器或者电可擦写可编程存储器、寄存器等本领域成熟的存储介质中。该存储介质位于存储器，处理器读取存储器中的信息，结合其硬件完成上述方法的步骤。
163.本发明又一实施例提供了一种计算机存储介质，该计算机可读存储介质存储有可执行程序，所述可执行程序被处理器执行时，可实现应用于所述第一电子设备或终端设备的时钟信号处理方法的步骤。例如，如图10所示的方法。
164.在本技术所提供的几个实施例中，应该理解到，所揭露的设备和方法，可以通过其它的方式实现。以上所描述的设备实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，如：多个单元或组件可以结合，或可以集成到另一个系统，或一些特征可以忽略，或不执行。另外，所显示或讨论的各组成部分相互之间的耦合、或直接耦合、或通信连接可以是通过一些接口，设备或单元的间接耦合或通信连接，可以是电性的、机械的或其它形式的。
165.上述作为分离部件说明的单元可以是、或也可以不是物理上分开的，作为单元显示的部件可以是、或也可以不是物理单元，即可以位于一个地方，也可以分布到多个网络单
元上；可以根据实际的需要选择其中的部分或全部单元来实现本实施例方案的目的。
166.另外，在本发明各实施例中的各功能单元可以全部集成在一个处理模块中，也可以是各单元分别单独作为一个单元，也可以两个或两个以上单元集成在一个单元中；上述集成的单元既可以采用硬件的形式实现，也可以采用硬件加软件功能单元的形式实现。本领域普通技术人员可以理解：实现上述方法实施例的全部或部分步骤可以通过程序指令相关的硬件来完成，前述的程序可以存储于一计算机可读取存储介质中，该程序在执行时，执行包括上述方法实施例的步骤；而前述的存储介质包括：移动存储设备、只读存储器(rom，read-only memory)、随机存取存储器(ram，random access memory)、磁碟或者光盘等各种可以存储程序代码的介质。
167.本技术所提供的几个方法实施例中所揭露的方法，在不冲突的情况下可以任意组合，得到新的方法实施例。
168.本技术所提供的几个产品实施例中所揭露的特征，在不冲突的情况下可以任意组合，得到新的产品实施例。
169.本技术所提供的几个方法或设备实施例中所揭露的特征，在不冲突的情况下可以任意组合，得到新的方法实施例或设备实施例。
170.以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。