半导体封装件的制作方法

半导体封装件
1.本专利申请要求于2021年7月7日在韩国知识产权局提交的第10-2021-0088913号韩国专利申请的优先权，该韩国专利申请的全部内容通过引用包含于此。
技术领域
2.本公开涉及一种半导体封装件。


背景技术：

3.半导体封装件被构造为容易地使用集成电路芯片作为电子产品的一部分。通常，半导体封装件包括印刷电路板(pcb)和半导体芯片裸片，半导体芯片裸片安装在pcb上并使用键合布线或凸块电连接到pcb。随着电子工业的发展，正在进行许多研究以改善半导体封装件的可靠性和耐久性。


技术实现要素：

4.根据实施例，一种半导体封装件可以包括：第一半导体芯片，堆叠在封装基底上，其中，第一半导体芯片中的最下面的第一半导体芯片包括凹进区域；以及第二半导体芯片，插入凹进区域中并连接到封装基底。
5.根据实施例，一种半导体封装件可以包括：第一半导体芯片，设置在封装基底的中心区域上并连接到封装基底，第一半导体芯片具有彼此相对的第一侧表面和第二侧表面；以及第二半导体芯片至第五半导体芯片，与第一半导体芯片的第一侧表面叠置、顺序地堆叠在第一半导体芯片上并且连接到封装基底。第二半导体芯片可以包括第一半导体基底和在第一半导体基底上的第一电路层。第一半导体基底可以设置为限定第一凹进区域，第一半导体芯片插入第一凹进区域中。当从第一半导体基底的底表面的最下面的部分测量时，第一凹进区域可以具有范围从90μm至780μm的深度。
6.根据实施例，一种半导体封装件可以包括：第一半导体芯片，设置在封装基底上并连接到封装基底；第二半导体芯片，设置在第一半导体芯片上，第二半导体芯片具有凹进区域，第一半导体芯片插入凹进区域中；布线，将第二半导体芯片连接到封装基底；第三半导体芯片，位于第二半导体芯片上；以及第一粘合层，位于第二半导体芯片与第三半导体芯片之间。布线的上部可以被掩埋在第一粘合层中。
附图说明
7.通过参照附图详细描述示例性实施例，特征对于本领域技术人员将变得明显。
8.图1是根据实施例的半导体封装件的平面图。
9.图2是沿着图1的线a-a'截取的剖视图。
10.图3是图2的部分“p1”的放大剖视图。
11.图4a是根据实施例的第二半导体芯片的平面图。
12.图4b是具有图4a的平面结构的第二半导体芯片的透视图。
13.图5是图3的部分“p2”的放大剖视图。
14.图6是根据实施例的第二半导体芯片的剖视图。
15.图7a和图8a是在制造图2的第二半导体芯片的工艺中的阶段的平面图。
16.图7b和图8b是沿着图7a和图8a的线c-c'的剖视图。
17.图9a至图9d是在制造图2的半导体封装件的工艺中的阶段的剖视图。
18.图10是根据实施例的半导体封装件的平面图。
19.图11是沿着图10的线d-d'截取的剖视图。
20.图12是沿着图10的线e-e'截取的剖视图。
21.图13是图10的半导体封装件中的第二半导体芯片的透视图。
22.图14a是制造图13的第二半导体芯片的工艺的平面图。
23.图14b是沿着图14a的线c-c'截取的剖视图。
24.图15是根据实施例的半导体封装件的剖视图。
25.图16是图15的半导体封装件中的第二半导体芯片的透视图。
26.图17a是根据实施例的第二半导体芯片的平面图。
27.图17b是图17a的第二半导体芯片的透视图。
28.图18是根据实施例的半导体封装件的平面图。
具体实施方式
29.现在将参照附图更充分地描述示例实施例，附图中示出示例实施例。附图中的同样的附图标记表示同样的元件，因此将省略对它们的描述。
30.图1是示出根据实施例的半导体封装件的平面图。图2是沿着图1的线a-a'的剖视图，图3是图2的部分“p1”的放大剖视图。
31.参照图1至图3，在根据本实施例的半导体封装件1000中，第一半导体芯片200可以被安装在封装基底ps的中心区域上。第二半导体芯片至第五半导体芯片300、310、320和330可以被顺序地堆叠在封装基底ps的被定位在第一半导体芯片200的两侧处的区域上。第二半导体芯片至第五半导体芯片300、310、320和330、第一半导体芯片200以及封装基底ps可以被模制层md覆盖。
32.封装基底ps可以是例如双面或多层印刷电路板。在实施例中，封装基底ps可以是再分布基底。封装基底ps可以包括绝缘部40、设置在绝缘部40的顶表面上的第一上导电垫12a和第二上导电垫12b以及设置在绝缘部40的底表面上的球垫10。外连接端子osb可以键合到球垫10。外连接端子osb可以包括例如导电凸块、导电柱和焊球中的至少一种。外连接端子osb可以包括例如锡、铅、银、铜、铝、金和镍中的至少一种或者由其形成。
33.封装基底ps还可以包括设置在绝缘部40中的内部线14。内部线14可以被设置为将第一上导电垫12a和第二上导电垫12b中的一些上导电垫彼此连接，或者将第一上导电垫12a和第二上导电垫12b中的其它上导电垫连接到球垫10。第一上导电垫12a和第二上导电垫12b、球垫10以及内部线14可以包括金属材料(例如，钛、铜、铝、镍和金)中的至少一种或者由其形成。绝缘部40可以包括堆叠的多个绝缘层。绝缘层可以包括热固性树脂(例如，环氧树脂)、热塑性树脂(例如，聚酰亚胺)、复合材料(例如，预浸料或防火剂-4(fr4))中的至少一种或者由其形成，其中增强元件(例如，玻璃纤维和/或无机填料)被预浸渍有热塑性或
热固性树脂基质、可光固化树脂和/或光学可成像电介质(pid)。
34.在实施例中，第一半导体芯片200可以被构造为具有与第二半导体芯片至第五半导体芯片300、310、320和330的功能不同的功能。例如，所有的第二半导体芯片至第五半导体芯片300、310、320和330可以是相同种类的存储器芯片，并且第一半导体芯片200可以是用于控制第二半导体芯片至第五半导体芯片300、310、320和330的逻辑芯片或控制芯片。可选地，第一半导体芯片200可以是例如微机电系统(mems)芯片、专用集成电路(asic)芯片和中央处理单元(cpu)芯片中的一种。存储器芯片可以是例如nand芯片、vnand芯片、动态随机存取存储器(dram)芯片、静态随机存取存储器(sram)芯片、电可擦除可编程只读存储器(eeprom)芯片、相变随机存取存储器(pram)芯片、磁阻随机存取存储器(mram)芯片、电阻随机存取存储器(reram)芯片、高带宽存储器(hbm)芯片或者混合存储器立方体(hmc)芯片。在实施例中，第二半导体芯片至第五半导体芯片300、310、320和330可以为不同种类。
35.第一半导体芯片200可以包括设置在第一半导体芯片200的顶表面上的第一芯片第一上垫16a和第一芯片第二上垫16b。第一芯片第一上垫16a和第一芯片第二上垫16b可以分别通过第一布线wr1而电连接到第一上导电垫12a。第一半导体芯片200可以在顺时针方向上具有第一芯片侧表面sw1至第四芯片侧表面sw4(图1)。第一半导体芯片200可以具有第一厚度t1(图3)。第一布线wr1的被定位在第一半导体芯片200上方的上部可以具有距第一半导体芯片200的顶表面200_u的第一高度h1(图3)。
36.例如，如图1至图3中所示，第一半导体芯片200可以以引线键合方式安装在封装基底ps上。在另一示例中，第一半导体芯片200可以以倒装芯片键合方式安装。
37.在实施例中，第二半导体芯片至第五半导体芯片300、310、320和330可以被构造为具有彼此相同的特征。例如，第二半导体芯片至第五半导体芯片300、310、320和330可以具有同一功能、同一电路结构和同一尺寸。例如，第二半导体芯片至第五半导体芯片300、310、320和330中的每个可以在第一方向x1上具有图3的第一宽度w1，并且可以在第二方向x2上具有图4b的第二宽度w2。第二半导体芯片至第五半导体芯片300、310、320和330中的每个可以具有图3的第二厚度t2。
38.第二半导体芯片至第五半导体芯片300、310、320和330中的每个可以包括半导体基底20或20a以及电路层24。半导体基底20或20a可以包括彼此相对的顶表面20u和底表面20b。电路层24可以设置在半导体基底20的顶表面20u上。电路层24可以包括晶体管tr、覆盖晶体管tr的层间绝缘层ild以及设置在层间绝缘层ild中的互连图案22。层间绝缘层ild可以包括例如氧化硅、氮化硅、氮氧化硅、多孔绝缘材料中的至少一种或者由其形成，并且可以具有单层或多层结构。第二芯片上垫26可以设置在层间绝缘层ild的最上部中，并且可以连接到互连图案22。
39.图4a是示出图1至图3的第二半导体芯片300的平面图。图4b是示出第二半导体芯片300的透视图。注意的是，图3的第二半导体芯片300对应于沿着图4a的线b-b'的剖面，并且图4b示出了图3的第二半导体芯片300的倒置结构。
40.参照图1至图4b，第二半导体芯片至第五半导体芯片300、310、320和330中的最下面的一个(即，第二半导体芯片300)可以具有第一半导体芯片200插入其中的凹进区域rcp。凹进区域rcp可以由第二半导体芯片300的半导体基底20a的底表面20b限定。在实施例中，第二半导体芯片300的半导体基底20a可以包括第一基底部pr1和第二基底部pr2。第一基底
部pr1可以具有第三厚度t3。第二基底部pr2可以具有小于第三厚度t3的第四厚度t4。第一基底部pr1可以例如沿着第一方向x1相对于第二基底部pr2突出，并且可以被称为“突出部”。第二基底部pr2的底表面可以例如沿着第三方向x3相对于封装基底ps定位在与第一基底部pr1的底表面的水平不同的水平处。凹进区域rcp可以被称为“台阶区域”。凹进区域rcp可以不形成在第三半导体芯片至第五半导体芯片310、320和330中的每个中，例如凹进区域rcp可以仅形成在第二半导体芯片300至第五半导体芯片330之中的第二半导体芯片300中以在其中容纳第一半导体芯片200。
41.当在图4a的平面图中观看时，第二半导体芯片300可以包括沿逆时针方向布置的四个拐角cr1至cr4。第一基底部pr1可以与第一拐角cr1和第二拐角cr2叠置，但是可以与第三拐角cr3和第四拐角cr4间隔开。当在平面图中观看时，第一基底部pr1和第二基底部pr2中的每个可以具有矩形形状。
42.在图4b的实施例中，当在第一方向x1上测量时，第一基底部pr1可以具有第三宽度w3，第二基底部pr2可以具有第四宽度w4。第三宽度w3可以等于或不同于第四宽度w4。第三宽度w3和第四宽度w4的总和可以等于第一宽度w1。第四宽度w4可以是第一宽度w1的约10％至约90％。当在第二方向x2上测量时，第一基底部pr1和第二基底部pr2中的每个可以具有第二宽度w2。
43.图5是图3的部分“p2”的放大剖视图。该部分p2示出了第二基底部pr2的拐角的放大图。
44.参照图5，包括在第二半导体芯片300中的半导体基底20a的凹进区域rcp的表面rcp_s(即，第二基底部pr2的面对第一半导体芯片200的表面)可以具有第一表面粗糙度。此外，半导体基底20a的侧表面20sw(即，第二基底部pr2的从表面rcp_s延伸并垂直于表面rcp_s的表面)可以具有与第一表面粗糙度不同的第二表面粗糙度。在实施例中，第一表面粗糙度可以小于第二表面粗糙度。可选地，第一表面粗糙度可以大于第二表面粗糙度。
45.返回参照图3和图4b，凹进区域rcp可以具有距半导体基底20a的第一基底部pr1的底表面20b的第一深度dt。第一深度dt可以等于第三厚度t3与第四厚度t4之间的差。第一深度dt可以等于或大于第一半导体芯片200的第一厚度t1与第一布线wr1的定位在第一半导体芯片200上方的上部的第一高度h1的总和。例如，第三厚度t3可以在约600μm至约800μm的范围内，第四厚度t4可以在约20μm至约710μm的范围内。例如，第一深度dt可以在约90μm至约780μm的范围内。例如，第一厚度t1可以是约60μm，第一高度h1可以是约30μm。
46.可以使用第五厚度t5的第一粘合层ad1将第一半导体芯片200附着到封装基底ps。第六厚度t6的第二粘合层ad2可以置于第二半导体芯片300的第一基底部pr1与封装基底ps之间。第七厚度t7的第三粘合层ad3可以置于第二半导体芯片300与第三半导体芯片310之间。第八厚度t8的第四粘合层ad4可以置于第三半导体芯片310与第四半导体芯片320之间。第五粘合层ad5可以置于第四半导体芯片320与第五半导体芯片330之间。第五厚度t5可以等于或小于第六厚度t6。因此，第一半导体芯片200可以稳定插入凹进区域rcp中。另外，第五厚度t5可以等于或小于第八厚度t8。第七厚度t7可以小于第六厚度t6和/或第八厚度t8。因此，可以减小半导体封装件1000的总厚度。在实施例中，所有的第一粘合层ad1至第五粘合层ad5可以包括相同的粘合材料或者由其形成。第一粘合层ad1至第五粘合层ad5中的至少一个可以是裸片附着膜(daf)。
47.第三半导体芯片310和第五半导体芯片330可以在第一方向x1上相对于第二半导体芯片300和第四半导体芯片320突出。第二布线wr2可以被设置为将第三半导体芯片310或第二半导体芯片300的第二芯片上垫26连接到第二上导电垫12b。第二布线wr2的上部可以从第三半导体芯片310的顶表面突出第一高度h1。第二布线wr2的上部可以埋在第四粘合层ad4中。第八厚度t8可以等于或大于第一高度h1。第三布线wr3可以被设置为将第五半导体芯片330或第四半导体芯片320的第二芯片上垫26连接到第二上导电垫12b。第三布线wr3的上部可以从第五半导体芯片330的顶表面突出第一高度h1。
48.如图2中所示，第一组set1(例如，第一堆叠件)的第二半导体芯片至第五半导体芯片300、310、320和330可以设置在第一半导体芯片200的第一芯片侧表面sw1上，并且第二组set2(例如，第二堆叠件)的第二半导体芯片至第五半导体芯片300、310、320和330可以设置在第一半导体芯片200的第三芯片侧表面sw3上。第二组set2和第一组set1(例如，两个堆叠件)可以例如沿着第一方向x1彼此间隔开，并且可以例如相对于第三方向x3具有镜像对称结构。模制层md可以延伸到第一组set1的第二半导体芯片至第五半导体芯片300、310、320和330与第二组set2的第二半导体芯片至第五半导体芯片300、310、320和330之间的区域中，以例如在第一半导体芯片200的周围填充凹进区域rcp。模制层md可以包括绝缘树脂(例如，环氧模制化合物(emc))或者由其形成。模制层md还可以包括分布在所述绝缘树脂中的填料。填料可以是无机填料(例如，包含二氧化硅、氧化铝和二氧化钛中的至少一种)或者有机填料(例如，包含聚合物材料)。
49.例如，如图2中所示，与第一半导体芯片200的端部叠置并构成一个组的半导体芯片300、310、320和330的数量可以是四个。在另一示例中，与第一半导体芯片200的端部叠置的半导体芯片的数量可以是1至3或者可以等于或大于5。
50.在根据本实施例的半导体封装件1000中，第二半导体芯片至第五半导体芯片300、310、320和330中的最下面的一个半导体芯片(即，第二半导体芯片300)可以被设置为具有第一半导体芯片200可以插入其中的凹进区域rcp。因此，可以显著地减小半导体封装件1000的水平尺寸和垂直尺寸中的至少一个。例如，根据本实施例的半导体封装件1000可以具有减小的键合级厚度。因此，可以能够降低制造成本和周转时间(tat)。
51.如果第二半导体芯片300不具有凹进区域rcp，则控制第二半导体芯片至第五半导体芯片300、310、320和330的第一半导体芯片200可以放置在第二半导体芯片至第五半导体芯片300、310、320和330周围(例如，放置为与第二半导体芯片至第五半导体芯片300、310、320和330水平相邻)，并且在这种情况下，会增大半导体封装件的水平尺寸。在某些情况下，可以使用间隔件或支撑件将第一半导体芯片200潜在地设置在第二半导体芯片至第五半导体芯片300、310、320和330下方，但是在这种情况下，会增大半导体封装件的垂直尺寸。
52.相反，根据实施例，通过堆叠存储器芯片(例如，第二半导体芯片至第五半导体芯片300、310、320和330)并且将第一半导体芯片200插入堆叠的存储器芯片中的最下面的存储器芯片的凹进内，可以实现具有大存储容量的高度集成的紧凑半导体封装件。另外，根据实施例，可以不需要提供间隔件或支撑件。
53.图6是示出根据实施例的第二半导体芯片的剖视图。
54.参照图6，根据本实施例的第二半导体芯片301还可以包括覆盖凹进区域rcp的表面的保护层pl，例如，保护层pl可以覆盖凹进区域rcp的面对第一半导体芯片200的表面。换
言之，保护层pl可以覆盖第二半导体芯片301的半导体基底20a的第一基底部pr1的侧表面和第二基底部pr2的底表面。保护层pl可以包括无机材料(例如，氧化硅、氮化硅和/或氮氧化硅)和聚合物材料(例如，聚酰亚胺)中的至少一种或者由其形成。保护层pl可以通过沉积工艺(例如，化学气相沉积(cvd)工艺或原子层沉积(ald)工艺)或者旋涂工艺形成。
55.详细地，如将参照图8a和图8b描述的，凹进区域rcp可以通过等离子体蚀刻工艺形成。如果凹进区域rcp的表面在蚀刻工艺期间被损坏，则可以在凹进区域rcp的表面上设置保护层，以使凹进区域rcp的表面上的蚀刻损坏消除。保护层pl还可以被构造为防止氢原子通过凹进区域rcp的表面扩散到半导体基底20a中。
56.图7a和图8a是示出在制造图2的第二半导体芯片300的工艺中的阶段的平面图。图7b和图8b是分别沿着图7a和图8a的线c-c'截取的剖视图。图9a至图9d是示出在制造图2的半导体封装件1000的工艺中的阶段的剖视图。
57.参照图7a和图7b，可以制备具有彼此相对的顶表面20u和底表面20b的半导体晶片wf。半导体晶片wf可以是例如单晶硅晶片。半导体晶片wf可以包括多个芯片区域chr和位于多个芯片区域chr之间的划线scl。芯片区域chr可以在第一方向x1和第二方向x2上二维地布置。可以通过传统的制造工艺在半导体晶片wf的顶表面20u上形成电路层24。
58.参照图8a和图8b，可以在半导体晶片wf的底表面20b上形成第二粘合层ad2。可以将第二粘合层ad2形成为覆盖每个芯片区域chr的一部分并且暴露每个芯片区域chr的另一部分。第二粘合层ad2的侧表面可以与划线scl对齐。在半导体晶片wf上，第二粘合层ad2可以形成沿第二方向x2延伸的多个线形图案。可以执行等离子体蚀刻工艺以蚀刻半导体晶片wf的未被第二粘合层ad2覆盖的暴露部分，因此可以分别在芯片区域chr中形成凹进区域rcp。在实施例中，在等离子体蚀刻工艺期间，第二粘合层ad2可以用作蚀刻掩模。在等离子体蚀刻工艺之后，可以执行激光划片工艺以沿着划线scl切割半导体晶片wf。因此，可以如参照图3、图4a和图4b所描述的那样制造第二半导体芯片300。
59.例如，作为切割半导体晶片wf的结果，可以形成第二半导体芯片300的半导体基底20a。在实施例中，可以在附着有第二粘合层ad2的半导体晶片wf上执行激光划片或切割工艺。由于第二半导体芯片300的凹进区域rcp通过等离子体蚀刻工艺形成，并且半导体基底20a的侧表面通过激光划片工艺限定(例如，切割)，所以如参照图5描述的，凹进区域rcp可以具有与半导体基底20a的侧表面的粗糙度不同的表面粗糙度。
60.参照图9a，可以制备面板基底mps。面板基底mps可以是面板级印刷电路板或再分布基底。面板基底mps可以包括多个单元封装区域pkr和位于多个单元封装区域pkr之间的切割区域ctl。面板基底mps的每个单元封装区域pkr可以包括参照图2描述的第一上导电垫12a和第二上导电垫12b、球垫10以及内部线14。可以使用第一粘合层ad1将第一半导体芯片200分别附着到面板基底mps的单元封装区域pkr，然后，可以形成第一布线wr1以将第一半导体芯片200连接到单元封装区域pkr。
61.参照图9b，可以在面板基底mps上设置附着有第二粘合层ad2的第二半导体芯片300。这里，可以在每个第一半导体芯片200的两侧(例如，相对侧)处设置一对第二半导体芯片300，使得每个第一半导体芯片200放置在第二半导体芯片300的凹进区域rcp中。例如，如图9b中所示，在单个第一半导体芯片200的相对侧处的一对第二半导体芯片300可以被定位成使其各自的第二基底部彼此面对并且与单个第一半导体芯片200的顶表面的部分叠置，
例如，各自的第二基底部可以与单个第一半导体芯片200的相对边缘叠置。此后，可以将热施加到第二粘合层ad2，并且在这种情况下，第二粘合层ad2可以变为流体或凝胶状态并可以附着到面板基底mps。
62.参照图9c，可以通过置于其间的第三粘合层ad3将第三半导体芯片310键合到第二半导体芯片300。接下来，可以形成第二布线wr2以将第二半导体芯片300和第三半导体芯片310的第二芯片上垫26连接到第二上导电垫12b。可以通过置于其间的第四粘合层ad4将第四半导体芯片320键合到第三半导体芯片310。此后，可以向第四粘合层ad4施加热，并且在这种情况下，第四粘合层ad4可以变为流体状态并且第二布线wr2的上部可以插入第四粘合层ad4中。在实施例中，第四粘合层ad4的第八厚度t8可以如图3中所示具有相对大的值，并且这可以使得可以防止第二布线wr2被损坏并且将第四半导体芯片320稳定地附着到第三半导体芯片310。此后，可以通过置于其间的第五粘合层ad5将第五半导体芯片330键合到第四半导体芯片320。接下来，可以形成第三布线wr3以将第四半导体芯片320和第五半导体芯片330的第二芯片上垫26连接到第二上导电垫12b。
63.参照图9d，可以在面板基底mps上形成模制层md。模制层md的形成可以包括：将面板基底mps放置在模制铸件中；将环氧树脂溶液供应到模制铸件中；以及使环氧树脂溶液固化。这里，由于凹进区域rcp形成为在第二方向x2上穿透第二半导体芯片300，因此当环氧树脂溶液在图1或图4b的第二方向x2上供应到模制铸件中时，可以不发生工艺故障。在形成模制层md之后，可以执行分割工艺以沿着切割区域ctl切割面板基底mps和模制层md。因此，可以制造图1和图2的半导体封装件1000。例如，图2的封装基底ps可以形成为切割面板基底mps的结果。
64.图10是示出根据实施例的半导体封装件的平面图。图11是沿着图10的线d-d'截取的剖视图。图12是沿着图10的线e-e'截取的剖视图。图13是示出图10的半导体封装件中的第二半导体芯片的透视图。详细地，图13是示出图10的第二半导体芯片的倒置结构的透视图。
65.参照图10至图13，在根据本实施例的半导体封装件1001中，整个的第一半导体芯片200可以被插入例如单个第二半导体芯片302的凹进区域rcp中。第二半导体芯片302的半导体基底20b可以包括在第一方向x1上布置的第一基底部pr1、第二基底部pr2和第三基底部pr3。第一基底部pr1至第三基底部pr3可以被设置为形成单个物体，例如，无缝集成结构。第一基底部pr1和第三基底部pr3中的每个可以具有图3的第三厚度t3，并且第一基底部pr1与第三基底部pr3之间的第二基底部pr2可以具有图3的第四厚度t4。因此，凹进区域rcp可以形成在第二基底部pr2上。
66.当在平面图中观看时，第一基底部pr1和第三基底部pr3中的每个可以具有条形的形状或字母“i”的形状并且可以在第二方向x2上具有第二宽度w2。第一基底部pr1和第三基底部pr3中的每个可以被称为“突出部”。当在第一方向x1上测量时，第一基底部pr1可以具有第三宽度w3，并且第三基底部pr3可以具有第五宽度w5。第三宽度w3可以等于或不同于第五宽度w5。凹进区域rcp可以在第一方向x1上具有第四宽度w4。第三宽度w3和第五宽度w5可以各自独立地为第一宽度w1的5％至40％。第四宽度w4可以大于第一半导体芯片200的宽度，并且在实施例中，第四宽度w4可以是第一宽度w1的50％至80％。
67.第二粘合层ad2可以置于第二半导体芯片302的第一基底部pr1与封装基底ps之间
以及第三基底部pr3与封装基底ps之间。凹进区域rcp可以被形成为在第二方向x2上水平地(即，从侧表面到相对侧表面)穿透第二半导体芯片302。模制层md可以在第二方向x2上延伸以填充凹进区域rcp。在本实施例中，与图2的第一组set1对应的第二半导体芯片至第五半导体芯片300、310、320、330可以堆叠在第一半导体芯片200上。
68.尽管未示出，但是在图13的实施例中，凹进区域rcp的表面可以覆盖有图6的保护层pl。除了上述特征之外，本实施例中的半导体封装件可以与参照图1至图6描述的半导体封装件基本相同或相似。
69.图14a是示出制造图13的第二半导体芯片的工艺的平面图。图14b是沿着图14a的线c-c'截取的剖视图。
70.参照图14a和图14b，可以在图7a和图7b的状态下在半导体晶片wf的底表面20b上形成多个第二粘合层ad2，并且这里，第二粘合层ad2可以与划线scl叠置并且可以沿第二方向x2延伸。每个第二粘合层ad2可以与彼此相邻的一对芯片区域chr共同叠置。此后，可以执行等离子体蚀刻工艺以形成凹进区域rcp。接下来，可以执行划片工艺以制造图13的第二半导体芯片302。除了上述差异之外，根据本实施例的制造工艺的其它部分可以以与前一实施例中的方式相同或相似的方式执行。
71.图15是示出根据实施例的半导体封装件的剖视图。
72.参照图15，在根据本实施例的半导体封装件1002中，第二半导体芯片至第五半导体芯片303、310、320和330中的每个还可以包括穿透半导体基底20或20c的贯穿过孔tsv。贯穿过孔tsv可以包括金属材料(例如，铜、钨、钛和钽)中的至少一种或者由其形成。半导体基底20或20c的底表面20b可以覆盖有背侧保护层34。背侧保护层34可以包括氧化硅、氮化硅和聚酰亚胺中的至少一种或者由其形成。芯片连接垫32可以设置在背侧保护层34下方。芯片连接垫32可以包括金属材料(例如，铜、铝、钨、镍、锡和金)中的至少一种或者由其形成。
73.贯穿过孔tsv可以彼此叠置。贯穿过孔tsv可以设置为将芯片连接垫32连接到一些互连图案22。过孔绝缘层30可以置于贯穿过孔tsv与半导体基底20或20c之间。过孔绝缘层30可以包括氧化硅或者由其形成。
74.内部连接端子36可以设置在第二半导体芯片至第五半导体芯片303、310、320和330之间，并且可以将第二半导体芯片至第五半导体芯片303、310、320和330彼此电连接。另外，一些内部连接端子36可以置于第二半导体芯片300与封装基底ps之间并且可以将第二半导体芯片300和封装基底ps彼此连接。每个内部连接端子36可以是例如焊球、导电凸块和导电柱中的至少一种。每个内部连接端子36可以包括例如锡、铅、银、铜、铝、金和镍中的至少一种或者由其形成。
75.凹进区域rcp可以形成在第二半导体芯片303中。第二半导体芯片303中的贯穿过孔tsv的数量可以等于或小于第三半导体芯片至第五半导体芯片310、320和330中的每个中的贯穿过孔tsv的数量。
76.图16是示出图15中的第二半导体芯片303的透视图。
77.参照图16，第二半导体芯片303的半导体基底20c可以包括作为单个物体(例如，无缝集成基底)提供的第一基底部pr1至第四基底部pr4。第一基底部pr1、第三基底部pr3和第四基底部pr4中的每个可以具有图3的第三厚度t3，并且在第一基底部pr1、第三基底部pr3和第四基底部pr4之间的第二基底部pr2可以具有图3的第四厚度t4。第三基底部pr3和第四
基底部pr4可以在第二方向x2上彼此间隔开，并且可以与第一基底部pr1的侧表面接触。第二基底部pr2可以定位在第三基底部pr3与第四基底部pr4之间。凹进区域rcp可以形成在第二基底部pr2上。
78.第一基底部pr1、第三基底部pr3和第四基底部pr4可以彼此连接，并且可以被称为“突出部”。当在平面图中观看时，突出部pr1、pr3和pr4可以成形为类似于字母“c”。第二半导体芯片303的突出部pr1、pr3和pr4可以用于稳定地支撑图15的第三半导体芯片至第五半导体芯片310、320和330。在图16的实施例中，第三宽度w3至第八宽度w8中的至少一些可以彼此相等或不同。例如，凹进区域rcp的在第二方向x2上的第七宽度w7可以是第二半导体芯片302的第二宽度w2的50％至80％。第三基底部pr3可以在第二方向x2上具有第六宽度w6。第四基底部pr4可以在第二方向x2上具有第八宽度w8。第六宽度w6可以等于或不同于第八宽度w8。第六宽度w6和第八宽度w8可以各自独立地为第二宽度w2的5％至40％。
79.在图15的实施例中，第二半导体芯片303中的贯穿过孔tsv可以设置为穿透突出部pr1、pr3和pr4。尽管未示出，但是在图16的实施例中，凹进区域rcp的表面可以覆盖有图6的保护层pl。除了这些差异之外，半导体芯片的其它部分可以被构造为具有与先前实施例的特征相同或相似的特征。
80.图17a是示出根据实施例的第二半导体芯片的平面图。图17b是示出图17a的第二半导体芯片的透视图。
81.参照图17a和图17b，根据本实施例的第二半导体芯片304可以包括具有第一基底部pr1至第四基底部pr4的半导体基底20d，这里，第一基底部pr1至第四基底部pr4可以是半导体基底20d的一部分并且可以设置为单个物体。第一基底部pr1、第三基底部pr3和第四基底部pr4中的每个可以具有参照图3描述的第三厚度t3，位于第一基底部pr1、第三基底部pr3和第四基底部pr4之间的第二基底部pr2可以具有图3的第四厚度t4。第一基底部pr1、第三基底部pr3和第四基底部r4可以彼此间隔开。第一基底部pr1、第三基底部pr3和第四基底部pr4中的每个可以被称为“突出部”。当在平面图中观看时，第一基底部pr1可以是在第二方向x2上延伸的条形形状的部分。第一基底部pr1可以在第一方向x1上具有第三宽度w3并且可以在第二方向x2上具有第二宽度w2。当在平面图中观看时，第三基底部pr3和第四基底部pr4中的每个可以具有正方形或矩形形状。第三基底部pr3可以在第一方向x1上具有第五宽度w5并且可以在第二方向x2上具有第六宽度w6。第四基底部pr4可以在第一方向x1上具有第五宽度w5并且可以在第二方向x2上具有第八宽度w8。第二基底部pr2可以定位在第一基底部pr1、第三基底部pr3和第四基底部pr4之间。凹进区域rcp可以形成在第二基底部pr2上。
82.第二半导体芯片304可以包括沿逆时针方向布置的四个拐角cr1至cr4。第一基底部pr1、第三基底部pr3和第四基底部pr4可以与四个拐角cr1至cr4叠置。因此，第一基底部pr1、第三基底部pr3和第四基底部pr4可以稳定地支撑图15的第三半导体芯片至第五半导体芯片310、320和330。
83.在图17b的结构中，第三宽度w3至第八宽度w8中的一些可以彼此相等或不同。例如，凹进区域rcp的在第一方向x1上的第四宽度w4可以是第二半导体芯片304的第一宽度w1的50％至80％。凹进区域rcp的在第二方向x2上的第七宽度w7可以是第二半导体芯片304的第二宽度w2的50％至80％。第三宽度w3可以等于或不同于第五宽度w5。第三宽度w3和第五
宽度w5可以各自独立地为第一宽度w1的5％至40％。第六宽度w6可以等于或不同于第八宽度w8。第六宽度w6和第八宽度w8可以各自独立地为第二宽度w2的5％至40％。
84.凹进区域rcp可以在第一方向x1和第二方向x2上在第二半导体芯片304的侧表面附近暴露于第二半导体芯片304的外部。第一半导体芯片200可以插入凹进区域rcp中。因此，在用图2的第二半导体芯片300、图11的第二半导体芯片302或图15的第二半导体芯片303替换第二半导体芯片304的情况下，模制层md可以容易地插入凹进区域rcp中。
85.尽管未示出，但是在图17b的实施例中，凹进区域rcp的表面可以覆盖有图6的保护层pl。除了上述差异之外，根据本实施例的半导体芯片可以具有与参照图16描述的特征基本相同的特征。
86.图18是示出根据实施例的半导体封装件的平面图。当沿着线a-a'截取时，图18的半导体封装件可以具有与图2中的半导体封装件的剖面相同或相似的剖面。
87.参照图18，在根据本实施例的半导体封装件1003中，一对第一半导体芯片200a和200b可以插入凹进区域rcp中。第一半导体芯片200a和200b可以在第二方向x2上彼此间隔开。第一半导体芯片200a和200b的在第二方向x2上的宽度可以彼此相等或彼此不同。在本实施例中，示出了其中一对第一半导体芯片插入凹进区域rcp中的示例，但是实施例不限于该示例。例如，三个或更多个第一半导体芯片可以插入凹进区域rcp中。除了上述特征之外，本实施例中的半导体封装件可以与参照图1至图6描述的半导体封装件基本相同或相似。
88.在根据实施例的半导体封装件中，第二半导体芯片可以包括其中能够插入第一半导体芯片的凹进区域。因此，可以能够显著地减小半导体封装件的水平和垂直尺寸中的至少一个尺寸。
89.通过总结和回顾，实施例提供一种高度集成的半导体封装件。即，实施例提供一种具有插入到其上方的半导体芯片的凹进区域(例如，腔体)中的最下面的半导体芯片的半导体封装件，从而减小半导体封装件的水平和垂直尺寸中的至少一个尺寸。
90.在此已经公开了示例实施例，尽管采用了特定术语，但是它们仅在一般和描述性意义上被解释和使用而不是为了限制的目的。在一些情况下，如本领域普通技术人员在提交本技术时将明显的，除非另有具体说明，否则结合特定实施例描述的特征、特性和/或元件可以单独使用或者与结合其它实施例描述的特征、特性和/或元件组合使用。因此，本领域技术人员将理解，在不脱离如所附权利要求中阐述的本发明的精神和范围的情况下，可以在形式和细节上进行各种改变。