异常事件跟踪方法及装置、计算机可读存储介质、终端与流程

1.本技术涉及终端异常处理技术领域，尤其涉及一种异常事件跟踪方法及装置、计算机可读存储介质、终端。


背景技术：

2.目前，硬件设计的规模随着硬件设计水平的提升逐渐增大，终端上配置的硬件模块也越来越多，这使得因硬件模块造成异常事件的可能性增大。异常事件的跟踪(tracing)对于应对异常事件至关重要。现有技术的方案中，异常事件跟踪的效果仍有待提高。
3.因此，亟需一种更加优化的异常事件跟踪方法，以便快速、准确地定位造成异常事件的硬件模块。


技术实现要素：

4.本技术解决的技术问题是如何快速、准确地定位到造成异常事件的硬件模块。
5.为解决上述技术问题，本技术实施例提供一种异常事件跟踪方法，所述方法包括：创建缓冲区；在所述缓冲区中记录与所述异常事件关联的各个硬件模块访问i/o寄存器的访问操作信息；当检测到发生所述异常事件时，从所述缓冲区中读取至少部分的访问操作信息进行异常分析，以定位造成所述异常事件的目标硬件模块。
6.可选的，所述缓冲区为环形缓冲区。
7.可选的，在所述缓冲区中记录与所述异常事件关联的各个硬件模块访问i/o寄存器的访问操作信息包括：获取本次被访问的i/o寄存器的物理地址；判断所述物理地址是否在预设的物理地址范围内，如果是，则将本次访问的访问操作信息写入所述缓冲区，否则忽略本次访问操作；其中，所述预设的物理地址范围取决于所述异常事件。
8.可选的，获取本次被访问的i/o寄存器的物理地址包括：获取本次被访问的i/o寄存器的虚拟地址；将所述虚拟地址进行转换，以得到所述物理地址。
9.可选的，所述异常事件为系统错误。
10.可选的，所述缓冲区的长度小于第一长度值。
11.可选的，所述访问操作信息包括以下一项或多项：访问操作的类型、访问操作的数据、被访问的i/o寄存器的地址、执行访问操作的硬件模块关联的处理器标识。
12.可选的，所述方法还包括：当检测到发生所述异常事件时，停止向所述缓冲区中记录所述访问操作信息。
13.可选的，所述访问操作信息包括多条访问操作记录，从所述缓冲区中读取所述至少部分的访问操作信息进行异常分析包括：从所述缓冲区中读取最新写入的访问操作记录，并根据所述最新写入的访问操作信息确定最近一次访问i/o寄存器的硬件模块，记为候选硬件模块；获取所述候选硬件模块最近一次访问所述i/o寄存器时的现场信息，并根据所述现场信息判断是否是所述候选硬件模块造成所述异常事件，若否，则读取前一条访问操作记录，直至定位到造成所述异常事件的目标硬件模块。
14.本技术实施例还提供一种异常事件跟踪装置，所述装置包括：创建模块，用于创建缓冲区；记录模块，用于在所述缓冲区中记录与所述异常事件关联的各个硬件模块访问i/o寄存器的访问操作信息；定位模块，用于当检测到发生所述异常事件时，从所述缓冲区中读取至少部分的访问操作信息进行异常分析，以定位造成所述异常事件的目标硬件模块。
15.本技术实施例还提供一种计算机可读存储介质，其上存储有计算机程序，所述计算机程序被处理器运行时，执行上述的异常事件跟踪方法的步骤。
16.本技术实施例还提供一种终端，包括存储器和处理器，所述存储器上存储有可在所述处理器上运行的计算机程序，所述处理器运行所述计算机程序时执行上述的异常事件跟踪方法的步骤。
17.本技术实施例还提供一种芯片，所述芯片用于执行上述的异常事件跟踪方法。
18.本技术实施例还提供一种芯片模组，所述芯片模组用于执行上述的异常事件跟踪方法。
19.与现有技术相比，本技术实施例的技术方案具有以下有益效果：
20.本技术实施例的方案中，创建缓冲区，并在创建的缓冲区中记录与异常事件关联的各个硬件模块访问i/o寄存器的访问操作信息。当检测到发生异常事件时，由于缓冲区中记录有最近各个硬件模块访问寄存器的访问记录，因此可以从缓冲区中读取至少部分的访问操作信息进行异常分析，以从关联的各个硬件模块中定位造成异常事件的目标硬件模块。由于缓冲区中记录的是与异常事件关联的硬件模块的访问操作信息，不仅可以针对性地保存与异常事件的有效信息(也即，与异常事件关联的硬件模块的访问记录)，有利于准确地定位到造成异常事件的目标硬件模块，还可以排除干扰信息(也即，与异常事件无关的硬件模块的访问记录)，不会对与异常事件无关的硬件模块进行异常分析，有利于提高定位的效率。
21.进一步，本技术实施例的方案中，通过判断被访问的i/o寄存器的物理地址是否在预设的物理地址范围内来确定访问i/o寄存器的硬件模块是否为异常事件关联的硬件模块，有利于提高判断的效率。
附图说明
22.图1是本技术实施例中一种异常事件跟踪方法的流程示意图；
23.图2是本技术实施例中另一种异常事件跟踪方法的部分流程示意图；
24.图3是本技术实施例中一种异常事件跟踪装置的结构示意图。
具体实施方式
25.如背景技术所述，亟需一种异常事件跟踪方法，以便快速、准确地定位造成异常事件的硬件模块。
[0026]“跟踪”可以理解为在一个正常工作的系统上记录各种活动的信息。与日志信息的记录不同，跟踪记录的信息通常是低级别事件的信息，数据量庞大，而日志信息通常是高级别事件的信息，数据量通常较少。
[0027]
在定位造成异常事件的硬件模块的场景中，如果通过记录的日志信息进行追溯，由于信息量较少，可能无法准确地定位到造成异常事件的硬件模块。如果采用现有的跟踪
方法，由于记录的数据量庞杂，不仅导致定位耗时长，也可能出现无法准确定位的问题。
[0028]
为了解决上述技术问题，本技术实施例提供一种异常事件跟踪方法，在本技术实施例的方案中，创建缓冲区，并在创建的缓冲区中记录与异常事件关联的各个硬件模块访问i/o寄存器的访问操作信息。当检测到发生异常事件时，由于缓冲区中记录有最近各个硬件模块访问寄存器的访问记录，因此可以从缓冲区中读取至少部分的访问操作信息进行异常分析，以从关联的各个硬件模块中定位造成异常事件的目标硬件模块。由于缓冲区中记录的是与异常事件关联的硬件模块的访问操作信息，不仅可以针对性地保存与异常事件的有效信息(也即，与异常事件关联的硬件模块的访问记录)，有利于准确地定位到造成异常事件的目标硬件模块，还可以排除干扰信息(也即，与异常事件无关的硬件模块的访问记录)，不会对与异常事件无关的硬件模块进行异常分析，有利于提高定位的效率。
[0029]
为使本技术的上述目的、特征和有益效果能够更为明显易懂，下面结合附图对本技术的具体实施例做详细的说明。
[0030]
参照图1，图1是本技术实施例中一种异常事件跟踪方法的流程示意图。所述方法可以由终端执行，所述终端可以是现有的各种具有数据处理能力的终端设备，例如，可以是手机、平板电脑、穿戴式设备、物联网设备等，但并不限于此。
[0031]
本技术实施例的方案中，终端可以包括多个硬件模块和至少一个处理器，所述多个硬件模块可以包括：摄像头模块、电池模块、通信模块、传感器模块等，但并不限于此。更具体地，各个硬件模块可以通过接口与总线(bus)连接，并进一步通过总线与处理器通信。在终端的内存中，为不同的硬件模块预留不同的地址范围，处理器可以通过在内存中硬件模块对应的地址范围中读写数据，以实现与该硬件模块的通信。
[0032]
进一步地，终端配置有操作系统，所述操作系统可以是安卓(android)系统，也可以是linux系统，但并不限于此。在操作系统运行过程中，如果硬件模块进行了错误的内存访问，系统可以判定出现异常事件。也即，本技术实施例中的“异常事件”是指与硬件模块相关联的事件。
[0033]
更具体地，一方面，本实施例中的异常事件可以是异步的异常事件。所谓“异步”是指异常发生时执行的指令并非是导致异常的指令，换言之，当检测到发生异常事件时，系统已经执行完成导致该异常事件的指令。
[0034]
另一方面，本实施例中的异常事件可以是外部的异常事件。所谓“外部”是针对处理器而言，也即异常是在处理器外部触发的，而并非是在处理器内部触发的。例如，通过内存管理单元(memory management unit，mmu)的检查，但在处理器通过总线访问内存时出现的异常属于外部异常。
[0035]
在一个非限制性的例子中，异常事件可以是系统错误(system error，serror)，serror是一种异步的外部异常。在其他实施例中，所述异常事件可以是其他的异步的和/或外部的异常事件。
[0036]
通过图1示出的方法，可以快速、准确地定位造成异常事件的硬件模块。
[0037]
图1示出的异常事件跟踪方法可以包括步骤s11至步骤s13：
[0038]
步骤s11：创建缓冲区；
[0039]
步骤s12：在所述缓冲区中记录与所述异常事件关联的各个硬件模块访问i/o寄存器的访问操作信息；
[0040]
步骤s13：当检测到发生所述异常事件时，从所述缓冲区中读取至少部分的访问操作信息进行异常分析，以定位造成所述异常事件的目标模块。
[0041]
可以理解的是，在具体实施中，所述方法可以采用软件程序的方式实现，该软件程序运行于芯片或芯片模组内部集成的处理器中；或者，该方法可以采用硬件或者软硬结合的方式来实现，例如用专用的芯片或芯片模组来实现，或者，用专用的芯片或芯片模组结合软件程序来实现。
[0042]
在步骤s11的具体实施中，可以在内存中创建缓冲区(buffer)。更具体地，该缓冲区可以是先进先出(first input first output，fifo)的循环缓冲区。
[0043]
作为一个非限制性的示例，可以创建环形缓冲区(ring buffer)。
[0044]
具体而言，终端的操作系统可以包括初始化(init)模块，初始化模块的头文件中可以预先定义有结构体变量，该结构体变量可以表示为past_reg_record。更具体地，结构体变量可以是静态(static)变量。其中，结构体变量中可以包括预先定义的数组，该数组可以表示为task_info_array，该数组可以具有两个指针，其中一个指针指向数组的头部，另一个指针指向数组的尾部。
[0045]
进一步地，在系统初始化过程中，可以在初始化模块创建全局的结构体变量past_reg_record，并为该结构体变量分配内存，从而在内存中创建环形缓冲区。
[0046]
在一个非限制性的例子中，缓冲区的长度可以小于第一长度值，第一长度值可以是现有的异常跟踪工具中用于记录数据的缓冲区的长度，例如，第一长度值可以是10000。具体地，由于本实施例的方案中，缓冲区可以仅用于记录异常事件关联的硬件模块的访问操作信息，因此，缓冲区的长度可以小于现有的异常跟踪工具中用于记录跟踪数据的缓冲区的长度。采用这样的方案，可以在实现定位目标硬件模块的前提下，减少对内存的占用。
[0047]
在另一个非限制性的例子中，本实施例中的缓冲区的长度可以大于第二长度值，其中，第二长度值小于第一长度值。例如，第二长度值可以为2000。
[0048]
具体而言，由于异常事件为异步异常，因此实际发生异常事件到检测到异常事件之间存在一定的时间间隔。另外，生成异常分析指令到响应异常分析指令之间也存在时间间隔。为此，缓冲区的长度不能过短，如果长度过短会可能会丢失目标硬件模块的访问操作记录，从而造成定位失败的情况。
[0049]
在又一个非限制性的例子中，缓冲区的长度可以根据终端的当前运行状态来确定。具体地，如果终端运行负荷较大，说明io访问频繁，因此则缓冲区的长度可以设置得较大，相反，如果终端运行负荷较小，说明io访问并不频繁，因此缓冲区的长度可以设置得较小，从而减少对内存的占用。所述io访问是指硬件模块对i/o寄存器的访问。
[0050]
在具体实施中，可以预先设置有长度值集合，所述长度值集合可以包括多个不同的长度值。创建缓冲区之前，可以根据终端的运行负荷，从长度值集合中选取长度值，以确定缓冲区的长度。其中，终端的运行负荷越大，选取的长度值越大。采用这样的方案，有利于确保缓冲区能够记录足够多的访问操作记录，又能尽可能减少对内存的占用。
[0051]
需要说明的是，异常分析指令是在检测到发生异常事件时生成的，响应异常分析指令可以是指执行步骤s13。关于异常分析指令的生成和响应的更多内容可以参照下文关于步骤s13的描述。
[0052]
在步骤s12的具体实施中，可以在缓冲区中记录各个与异常事件关联的硬件模块
访问i/o寄存器的访问操作信息。
[0053]
具体而言，所述i/o寄存器是指接口中的寄存器。进一步地，硬件模块访问i/o寄存器是指硬件模块通过处理器访问i/o寄存器。需要说明的是，本实施例中，与异常事件关联的硬件模块可以是指可能造成异常事件的硬件模块。在实际应用中，可以预先根据异常事件，确定异常事件关联的一个或多个硬件模块。
[0054]
在具体实施中，各个硬件模块每次访问i/o寄存器时，可以在缓冲区中写入该次访问的访问操作记录。其中，访问操作记录可以包括以下一项或多项：访问操作的类型、访问操作的数据、被访问的i/o寄存器的地址和执行访问操作的硬件模块关联的处理器。
[0055]
其中，访问操作的类型可以包括：读操作和写操作。访问操作的数据可以是指读操作所读取的数据或者写操作所写入的数据。被访问的i/o寄存器的地址可以是指i/o寄存器在内存中对应的地址，所述地址可以是虚拟地址，也可以是物理地址。处理器标识可以用于指示执行访问操作的硬件模块关联的处理器，所述硬件模块关联的处理器可以是用于控制硬件模块的处理器。
[0056]
在具体实施中，初始化模块为创建缓冲区之外，还可以定义接口的读函数和写函数。其中，读函数可以表示为write_reg_info，写函数可以表示为ead_reg_info，通过读函数和写函数可以记录i/o寄存器被访问的历史信息。
[0057]
由此，缓冲区中记录的访问操作信息可以包括多条访问操作记录，由于缓冲区是先进先出的缓冲区，因此缓冲区中始终记录有最近的访问操作的历史信息。其中，缓冲区中的每条访问操作记录具有索引值，所述索引值可以用于指示访问操作记录的写入时间的先后顺序。
[0058]
在步骤s13的具体实施中，在系统运行过程中，当检测到发生异常事件时，可以停止向缓冲区中记录新的访问操作信息，并从缓冲区中读取至少部分的访问操作信息进行异常分析。
[0059]
具体而言，当检测到发生异常事件时，可以生成异常分析指令。响应于生成的异常分析指令，可以停止向缓冲区记录新的访问操作信息，并从缓冲区中读取至少部分的访问操作信息进行异常分析。
[0060]
在具体实施中，可以从最新写入的访问操作记录开始，判断该条访问操作记录对应的硬件模块是否为目标硬件模块，如果是，则可以结束定位，否则读取前一条访问操作记录，并判断前一条访问操作记录是否为目标硬件模块，直至确定目标硬件模块为止。
[0061]
具体地，响应于生成的异常分析指令，可以从缓冲区中读取最新写入的访问操作记录，并根据最新写入的访问操作记录确定最近一次访问i/o寄存器的硬件模块，并记为候选硬件模块。例如，如上文所述，在终端的内存中，为不同的硬件模块预留不同的地址范围，因此可以根据访问操作记录中被访问的i/o寄存器的地址来确定硬件模块。
[0062]
进一步地，确定候选硬件模块之后，可以获取候选硬件模块最近一次访问i/o寄存器时的现场信息，然后根据现场信息进行异常分析，以判断是否是该候选硬件模块最近一次访问i/o寄存器造成的异常事件。如果确定是由该候选硬件模块造成异常事件，则可以完成异常事件的定位。如果确定并非由该候选硬件模块造成异常事件，则可以向前读取访问操作记录，也即，读取前一条访问操作记录，并将前一条访问操作记录对应的硬件模块作为候选硬件模块，并重复上述步骤，直至定位到造成异常事件的目标硬件模块。
[0063]
需要说明的是，根据现场信息进行异常分析的方法可以是现有的各种异常分析方法。例如，可以采用利用crash工具或trace32工具对现场信息进行异常分析。
[0064]
由上，本技术实施例的方案中，提供了一种更加轻量、灵活的异常事件跟踪框架，可以灵活地记录异常事件关心的历史信息，有利于同时提高异常定位的准确性和效率。
[0065]
参照图2，图2是本技术实施例中另一种异常事件跟踪方法的部分流程示意图，图2示出的方法可以包括步骤s21至步骤s26。更具体地，图2中步骤s22至步骤s26示出了图1中步骤s12的一种具体实施方式。
[0066]
步骤s21，创建缓冲区，并分配内存。
[0067]
关于步骤s21的具体内容可以参照上文关于步骤s11的相关描述，在此不再赘述。
[0068]
步骤s22，监测各个硬件模块对i/o寄存器的访问。
[0069]
当监测到任意一个硬件模块访问i/o寄存器时，执行步骤s23。需要说明的是，由于异常事件是随机出现的事件，因此在系统开始运行时就开始监测各个硬件模块对i/o寄存器的访问。
[0070]
还需要说明的是，步骤s22中监测的是终端上各个硬件模块对i/o寄存器的访问，监测到的访问可能是与异常事件关联的硬件模块执行的，也可能是与异常事件无关的硬件模块执行的。
[0071]
步骤s23，确定本次被访问到的i/o寄存器的虚拟地址。
[0072]
具体而言，终端的处理器可以配置有mmu，所述虚拟地址可以是由mmu确定的。
[0073]
步骤s24，将虚拟地址转换为物理地址。也即，将步骤s23中确定的虚拟地址映射为物理地址。在具体实施中，可以预先定义有地址转换函数，以将虚拟地址转换为物理地址，地址转换函数可以表示为debug_virt_to_phys。
[0074]
步骤s25，判断物理地址是否在预设的物理地址范围内。
[0075]
如果不在预设的物理地址范围内，则执行步骤s22，也即，可以忽略本次监测到的访问操作，并继续监测。如果在预设的物理地址范围内，则执行步骤s26。其中，忽略本次监测到的访问操作是指不在缓冲区中写入对应的访问操作记录。
[0076]
具体而言，预设的物理地址范围取决于异常事件。
[0077]
更具体地，预设的物理地址范围可以包括异常事件关联的各个硬件模块对应的地址范围。如果得到的物理地址在预设的物理地址范围内，可以判定是与异常事件关联的硬件模块进行的访问，否则判定是与异常事件无关的硬件模块进行的访问。在实际应用中，可以根据具体的异常事件，灵活地设置物理地址范围，以排除无关的硬件模块访问造成的干扰。
[0078]
步骤s26，记录本次访问的访问操作记录。
[0079]
进一步地，在步骤s26之后，可以返回至步骤s22，并继续执行步骤s22至步骤s26。
[0080]
由上，可以在系统运行过程中记录异常事件关心的历史信息，实现更加轻量、灵活的“跟踪”。
[0081]
关于图2示出的异常事件跟踪方法的更多内容可以参见上文关于图1的相关描述，在此不再赘述。
[0082]
参照图3，图3是本技术实施例中的一种异常事件跟踪装置的结构示意图，图3示出的装置可以包括：
[0083]
创建模块31，用于创建缓冲区；
[0084]
记录模块32，用于在所述缓冲区中记录与所述异常事件关联的各个硬件模块访问i/o寄存器的访问操作信息；
[0085]
定位模块33，用于当检测到发生所述异常事件时，从所述缓冲区中读取至少部分的访问操作信息进行异常分析，以定位造成所述异常事件的目标模块。
[0086]
关于本技术实施例中的异常事件跟踪装置的工作原理、工作方法和有益效果等更多内容，可以参照上文关于异常事件跟踪方法的相关描述，在此不再赘述。
[0087]
在具体实施中，图3示出的异常事件跟踪装置可以对应于终端中具有数据处理功能的芯片，或者对应于具有数据处理功能的芯片，或者对应于具有数据处理功能的芯片模组，或者对应于终端。
[0088]
本技术实施例还提供一种计算机可读存储介质，其上存储有计算机程序，所述计算机程序被处理器运行时，执行上述的异常事件跟踪方法的步骤。所述计算机可读存储介质可以包括rom、ram、磁盘或光盘等。所述存储介质还可以包括非挥发性存储器(non-volatile)或者非瞬态(non-transitory)存储器等。
[0089]
本技术实施例还提供一种终端，包括存储器和处理器，所述存储器上存储有可在所述处理器上运行的计算机程序，所述处理器运行所述计算机程序时执行上述的异常事件跟踪方法的步骤。所述终端包括但不限于手机、计算机、平板电脑等终端设备。
[0090]
本技术实施例还提供一种芯片，所述芯片可以用于执行上述的异常事件跟踪方法。
[0091]
本技术实施例还提供一种芯片模组，所述芯片模组可以用于执行上述的异常事件跟踪方法。
[0092]
应理解，本技术实施例中，所述处理器可以为中央处理单元(central processing unit，简称cpu)，该处理器还可以是其他通用处理器、数字信号处理器(digital signal processor，简称dsp)、专用集成电路(application specific integrated circuit，简称asic)、现成可编程门阵列(field programmable gate array，简称fpga)或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件等。通用处理器可以是微处理器或者该处理器也可以是任何常规的处理器等。
[0093]
还应理解，本技术实施例中的存储器可以是易失性存储器或非易失性存储器，或可包括易失性和非易失性存储器两者。其中，非易失性存储器可以是只读存储器(read-only memory，简称rom)、可编程只读存储器(programmable rom，简称prom)、可擦除可编程只读存储器(erasable prom，简称eprom)、电可擦除可编程只读存储器(electrically eprom，简称eeprom)或闪存。易失性存储器可以是随机存取存储器(random access memory，简称ram)，其用作外部高速缓存。通过示例性但不是限制性说明，许多形式的随机存取存储器(random access memory，简称ram)可用，例如静态随机存取存储器(static ram，简称sram)、动态随机存取存储器(dram)、同步动态随机存取存储器(synchronous dram，简称sdram)、双倍数据速率同步动态随机存取存储器(double data rate sdram，简称ddr sdram)、增强型同步动态随机存取存储器(enhanced sdram，简称esdram)、同步连接动态随机存取存储器(synchlink dram，简称sldram)和直接内存总线随机存取存储器(direct rambus ram，简称dr ram)
[0094]
上述实施例，可以全部或部分地通过软件、硬件、固件或其他任意组合来实现。当使用软件实现时，上述实施例可以全部或部分地以计算机程序产品的形式实现。所述计算机程序产品包括一个或多个计算机指令或计算机程序。在计算机上加载或执行所述计算机指令或计算机程序时，全部或部分地产生按照本技术实施例所述的流程或功能。所述计算机可以为通用计算机、专用计算机、计算机网络、或者其他可编程装置。所述计算机程序可以存储在计算机可读存储介质中，或者从一个计算机可读存储介质向另一个计算机可读存储介质传输，例如，所述计算机程序可以从一个网站站点、计算机、服务器或数据中心通过有线或无线方式向另一个网站站点、计算机、服务器或数据中心进行传输。
[0095]
在本技术所提供的几个实施例中，应该理解到，所揭露的方法、装置和系统，可以通过其它的方式实现。例如，以上所描述的装置实施例仅仅是示意性的；例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式；例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
[0096]
另外，在本技术各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理包括，也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现，也可以采用硬件加软件功能单元的形式实现。例如，对于应用于或集成于芯片的各个装置、产品，其包含的各个模块/单元可以都采用电路等硬件的方式实现，或者，至少部分模块/单元可以采用软件程序的方式实现，该软件程序运行于芯片内部集成的处理器，剩余的(如果有)部分模块/单元可以采用电路等硬件方式实现；对于应用于或集成于芯片模组的各个装置、产品，其包含的各个模块/单元可以都采用电路等硬件的方式实现，不同的模块/单元可以位于芯片模组的同一组件(例如芯片、电路模块等)或者不同组件中，或者，至少部分模块/单元可以采用软件程序的方式实现，该软件程序运行于芯片模组内部集成的处理器，剩余的(如果有)部分模块/单元可以采用电路等硬件方式实现；对于应用于或集成于终端的各个装置、产品，其包含的各个模块/单元可以都采用电路等硬件的方式实现，不同的模块/单元可以位于终端内同一组件(例如，芯片、电路模块等)或者不同组件中，或者，至少部分模块/单元可以采用软件程序的方式实现，该软件程序运行于终端内部集成的处理器，剩余的(如果有)部分模块/单元可以采用电路等硬件方式实现。
[0097]
应理解，本文中术语“和/或”，仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，例如，a和/或b，可以表示：单独存在a，同时存在a和b，单独存在b这三种情况。另外，本文中字符“/”，表示前后关联对象是一种“或”的关系。
[0098]
本技术实施例中出现的“多个”是指两个或两个以上。本技术实施例中出现的第一、第二等描述，仅作示意与区分描述对象之用，没有次序之分，也不表示本技术实施例中对设备个数的特别限定，不能构成对本技术实施例的任何限制。虽然本技术披露如上，但本技术并非限定于此。任何本领域技术人员，在不脱离本技术的精神和范围内，均可作各种更动与修改，因此本技术的保护范围应当以权利要求所限定的范围为准。
[0099]
虽然本技术披露如上，但本技术并非限定于此。任何本领域技术人员，在不脱离本
申请的精神和范围内，均可作各种更动与修改，因此本技术的保护范围应当以权利要求所限定的范围为准。