一种低噪声放大器的制作方法

1.本技术涉及电子信息技术领域，具体而言，涉及一种低噪声放大器。


背景技术：

2.宽带cmos低噪声放大器已成为当下主要的应用趋势。在cmos工艺下，当工作带宽较大时，能够同时满足良好的端口匹配、低噪声系数、一定带宽增益以及低功耗等指标是比较困难的，传统的宽带地噪声放大器结构通常是兼顾以上指标进行设计。分布式放大器与传统的放大器相比，能够通过提高增益带宽积的上限，进而实现更宽的带宽。分布式放大器由多支路构成，功耗高和面积大是其显著的缺点。电阻并联负反馈结构能提供良好的端口匹配以及一定的增益带宽，而反馈电阻的引入减小了增益，一定程度上使噪声性能恶化，此外反馈还可能引起稳定性问题。共栅结构能容易地实现良好的输入匹配，然后在高频下噪声系数偏大，实现高增益时所需功耗也较大，低增益大带宽常采用此种结构。带通滤波器结构能够在一定带宽内实现良好的端口匹配，同时具有较好的噪声性能。但在实际使用中需要较多的电感和电容元件，并且针对于阻抗匹配和噪声之间的协调也是现有技术中的难点。


技术实现要素：

3.本技术的目的在于提供一种低噪声放大器，以解决现有技术中存在的阻抗匹配和噪音协调的问题。
4.方法为了实现上述目的，本技术实施例采用的技术方案如下：
5.一方面，本技术实施例提供了一种低噪声放大器，包括基础电路、共栅级缓冲器、偏置电路和保护电路；所述基础电路为两级共源结构，所述共栅级缓冲器与所述基础电路的输出端连接且一端接地，所述偏置电路包括第一偏置电路和第二偏置电路，所述第一偏置电路与所述共栅级缓冲器的输出端连接为所述共栅级缓冲器提供偏置电压，所述偏置电路与所述基础电路的输出端连接为所述基础电路提供偏置电压，所述保护电路与所述基础电路的输入端连接且一端连地。
6.可选地，所述基础电路包括第一支路和第二支路，分别设置有第一晶体管和第二晶体管，所述第一晶体管和所述第二晶体管共用同一偏置电流。
7.可选地，所述第一支路包括第一晶体管、第一电阻、第一电容和第一电感，所述第一晶体管的栅极与所述第一电感连接，且所述第一电感通过保护电路连接有电压输入端；所述第一电阻和所述第一电容连接并与所述第一晶体管和所述第一电感并联。
8.可选地，所述第一晶体管漏极连接第二电感输入端，所述第二电感输出端连接地。
9.可选地，所述第二支路包括第二晶体管，所述第二晶体管的栅极连接有第三电感，所述第二晶体管的漏极通过第四电感与所述第一晶体管的源极连接，且所述第二晶体管的漏极通过第二电容交流短接至地。
10.可选地，所述第二支路包括第三电容，所述第三电容与所述第三电感和所述第四
电感并联并与第三电阻串联。
11.可选地，所述第三晶体管的源极与所述共栅级缓冲器连接，所述共栅级缓冲器包括第三晶体管，所述第三晶体管的源极通过第四电阻与所述第三晶体管的源极连接，所述第三晶体管漏极通过第五电感接地；还包括与所述第二晶体管源极和所述第三晶体管漏极并联的第四电容。
12.可选地，所述偏置电路包括第一偏置电路和第二偏置电路，所述第二偏置电路与所述第三晶体管的栅极连接，所述第一偏置电路与所述第一支路的并联电路连接。
13.可选地，所述第一偏置电路包括第四晶体管，所述第四晶体管的栅极与所述第一支路的并联电路连接，所述第四晶体管的源极连接有第五电阻，所述第四晶体管的漏极连接有第六电阻；所述第二偏置电路包括第七电阻和第八电阻。
14.可选地，所述保护电路包括第一二极管和第二二极管。
15.相对于现有技术，本技术具有以下有益效果：
16.本技术实施例提供了一种低噪声放大器，能够在6～18ghz的带宽内实现较低的输入阻抗。在传统的电感源极退化共源共栅放大器结构中引入并联反馈支路，同时在共源级与共栅级之间插入电感，并将共栅级的源端经大电容交流短接至地，使其分别谐振在8ghz和16ghz附近并调整谐振网络的q值，从而实现宽带输入阻抗匹配。并且，在本实施例中噪声主要集中在输入管以及反馈电阻上，能够实现在6～18ghz应使噪声系数保持一定的平坦度。
17.为使本技术的上述目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合所附附图，作详细说明如下。
附图说明
18.为了更清楚地说明本技术实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本技术的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它相关的附图。
19.图1为现有技术中分布式放大器的结构示意图。
20.图2为本技术实施例提供的低噪声放大器的整体电路示意图。
21.图3为本技术实施例提供的低噪声放大器的电路结构示意图。
22.图中：
23.100-低噪声放大器；110-基础电路；120-共栅极缓冲器；130-偏置电路；140-保护电路；
24.111-第一支路；112-第二支路；131-第一偏置电路；132-第二偏置电路。
具体实施方式
25.为使本技术实施例的目的、技术方案和优点更加清楚，下面将结合本技术实施例中的附图，对本技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本技术一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本技术实施例的组件可以以各种不同的配置来布置和设计。
26.因此，以下对在附图中提供的本技术的实施例的详细描述并非旨在限制要求保护的本技术的范围，而是仅仅表示本技术的选定实施例。基于本技术中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本技术保护的范围。
27.应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。同时，在本技术的描述中，术语“第一”、“第二”等仅用于区分描述，而不能理解为指示或暗示相对重要性。
28.需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。
29.下面结合附图，对本技术的一些实施方式作详细说明。在不冲突的情况下，下述的实施例及实施例中的特征可以相互组合。
30.在现有技术中，分布式放大器通常采用多级连接的结构，在每一级放大电路之间，通常需要多个电感器来实现连接。在该放大电路设计的早期，由于片上电感的面积通常很大导致分布式放大器的整体尺寸和其他结构相比会更大，不利于控制芯片尺寸以及成本。近年来，随着传输线和片上电感设计和制备工艺的进步，更高q值和更小的尺寸的电感帮助分布式结构逐渐弥补了这方面的缺陷。目前常用的分布式放大器如图1所示，当一个信号通过栅极线输入，其后每一个晶体管依次被激励，信号被每个管子以跨导倍放大，再沿漏极线进行相加，栅极线上的残余信号和漏极线的反射信号都被相应终端上的电阻rg、rd消耗掉。如果设计合理，栅极传输线和漏极传输线的相速相同，那么信号就可以逐级放大并叠加，从而实现增益和功率合成。这种分布式结构可以等效为低通滤波器，管子的输入输出电容可等效为滤波器梯形结构中的分流电容，整体截止频率较高，具有宽频特性。
31.其中，针对于输入栅极线特征阻抗为：
32.输出漏极线特征阻抗为：
33.因为一般cgs》cds，低噪放的带宽主要被栅极电容限制，等效栅极线的截止频率为：
34.管子栅极串联的电容展宽了带宽，但相应也降低了增益。
35.分布式结构通过吸收管子的输入输出电容进入传输线，在不增加阻抗匹配元件的条件下，使得各级管子跨导叠加，从而获得超过单管的增益带宽积，并且扩展了工作带宽。但是与单管相比，分布式结构噪声系数更大，且电路结构过于复杂。所以，针对于现有技术中的分布式放大器的针对于阻抗匹配和噪声之间的协调也是现有技术中的难点。
36.有鉴于此，本技术实施例提供了一种低噪声放大器，实现了阻抗匹配以及低噪声之间的协调问题。
37.下面对本技术提供的地噪声放大器进行示例性说明：
38.作为一种可选的实现方式，请参阅图2，一种低噪声放大器包括基础电路、共栅级缓冲器、偏置电路和保护电路。所述基础电路为两级共源结构，分比为第一支路和第二支路，所述共栅级缓冲器与所述基础电路的输出端连接且一端接地，所述偏置电路包括第一偏置电路和第二偏置电路，所述第一偏置电路与所述共栅级缓冲器的输出端连接为所述共栅级缓冲器提供偏置电压，所述偏置电路与所述基础电路的输出端连接为所述基础电路提供偏置电压，所述保护电路与所述基础电路的输入端连接且一端连地。
39.具体的请参阅图3，本实施例中的基础电路包括第一支路和第二支路，分别设置有第一晶体管m1和第二晶体管m2，所述第一晶体管m1和所述第二晶体管m2共用同一偏置电流。其中，针对于第一支路包括第一晶体管m1、第一电阻r
fb
、第一电容c
fb
和第一电感l
g1
，所述第一晶体管m1的栅极与所述第一电感l
g1
连接，且所述第一电感l
g1
通过保护电路连接有电压输入端v
in
；所述第一电阻r
fb
和所述第一电容c
fb
连接并与所述第一晶体管m1和所述第一电感l
g1
并联。并且，第一晶体管m1漏极连接有第二电感l
s1
，所述第二电感l
s1
输出端连接地。
40.具体的，第二支路包括第二晶体管m2，所述第二晶体管m2的栅极连接有第三电感l
g2
，所述第二晶体管的漏极通过第四电感l
d1
与所述第一晶体管m1的源极连接，且所述第二晶体管m2的漏极通过第二电容c2交流短接至地。其中，第二支路包括第三电容c1，所述第三电容c1与所述第三电感l
g2
和所述第四电感l
d1
并联并与第三电阻rb串联。具体的，第二晶体管m2的源极与所述共栅级缓冲器连接，所述共栅级缓冲器包括第三晶体管m3，所述第三晶体管m3的源极通过第四电阻r
d3
与所述第三晶体管m3的源极连接，所述第三晶体管m3漏极通过第五电感l
s3
接地；还包括与所述第二晶体管m2源极和所述第三晶体管m3漏极并联的第四电容c3。
41.在本实施例中，偏置电路包括第一偏置电路和第二偏置电路，所述第二偏置电路与所述第三晶体管m3的栅极连接，所述第一偏置电路与所述第一支路的并联电路连接。其中，第一偏置电路包括第四晶体管m4，所述第四晶体管m4的栅极与所述第一支路的并联电路连接，所述第四晶体管的源极连接有第五电阻r1，所述第四晶体管的漏极连接有第六电阻r2；所述第二偏置电路包括第七电阻r4和第八电阻r5。
42.本实施例中，保护电路包括第一二极管d1和第二二极管d2。
43.具体的，结合图3进行详细说明，本实施例中提供的低噪声放大器中的基础电路为电流复用的两级共源结构，其中基本电路包括晶体管m1和晶体管m2组成，其中m1和晶体管m2共用同一个偏置电流通过大电容c2交流短接至地，此时可以看作是电流复用的两级共源结构。晶体管m1、电感l
g1
以及l
s1
构成电感源级退化共源放大器，其可以在高频点实现输入阻抗匹配；电阻r
fb
与电容c
fb
构成并联反馈支路，结合lc并联负载即l
d1
以及c
gs2
可以在高频点完成输入阻抗匹配。此时的输入匹配网络等级为两个并联的rlc支路，通过控制两个支路的q值可以在6～18ghz内完成输入匹配。晶体管m2的栅极风化店干l
g2
与敷在电感l
d2
对于提升高频增益起到重要作用。电容c3为输入级与共栅级缓冲器之间的隔直电容。电感l
s1
采用微带线的形式实现。
44.针对于共栅极缓冲器的输入级由晶体管m3与电感ls3组成共栅级放大器，r
d3
为共栅级负载电阻，电容c
out
与电感l
out
组成lc匹配网络实现电路的输入匹配。
45.针对于偏置电路，由晶体管m4、电阻r1和电阻r2组成简单偏置电路为晶体管m1提供偏置电压。晶体管m2的偏置电压由电源电压v
dd1
提供。电阻r3和电阻r4组成简单偏置电路为
晶体管m3提供偏置电压。
46.针对于保护电路为eds保护电路，包括二极管d1和d2。
47.本技术实施例提供了一种低噪声放大器，能够在6～18ghz的带宽内实现较低的输入阻抗。在传统的电感源极退化共源共栅放大器结构中引入并联反馈支路，同时在共源级与共栅级之间插入电感，并将共栅级的源端经大电容交流短接至地，使其分别谐振在8ghz和16ghz附近并调整谐振网络的q值，从而实现宽带输入阻抗匹配。并且，在本实施例中噪声主要集中在输入管以及反馈电阻上，能够实现在6～18ghz应使噪声系数保持一定的平坦度。
48.以上所述仅为本技术的优选实施例而已，并不用于限制本技术，对于本领域的技术人员来说，本技术可以有各种更改和变化。凡在本技术的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本技术的保护范围之内。
49.对于本领域技术人员而言，显然本技术不限于上述示范性实施例的细节，而且在不背离本技术的精神或基本特征的情况下，能够以其它的具体形式实现本技术。因此，无论从哪一点来看，均应将实施例看作是示范性的，而且是非限制性的，本技术的范围由所附权利要求而不是上述说明限定，因此旨在将落在权利要求的等同要件的含义和范围内的所有变化囊括在本技术内。不应将权利要求中的任何附图标记视为限制所涉及的权利要求。