一种轮询仲裁器、轮询仲裁方法和芯片

1.本发明涉及通信技术领域，尤其涉及一种轮询仲裁器、轮询仲裁方法和芯片。


背景技术：

2.仲裁器是通信体系结构中的重要组成部分，在片上网络(network on chip，noc)系统以及多核系统中，仲裁器可以有效地调度对共享资源的访问，以避免多台主机同时访问共享资源时产生通信冲突。轮询仲裁是一种最广泛的仲裁算法，其具有“公平”的特点，并且能够避免“饥饿”的情况出现，但相比固定优先级算法，其实现结构稍显复杂。
3.随着众核系统的发展，系统内的主机数量越来越多。在整个工作过程中，并不是每个主机都会参与每一次的仲裁过程。但现有的轮询仲裁器的输入数量是在电路实现之后就确定下来的，扩展性和重用性都较差。若设置仲裁器的具有较少的输入数量，会导致无法实现电路功能，若设置仲裁器具有较大的输入数量，会造成一定的时序和面积开销。


技术实现要素：

4.本发明的目的在于提供一种轮询仲裁器、轮询仲裁方法和芯片，用于解决现有技术中轮询仲裁器的输入数量和参与仲裁的主机数量不匹配的问题。
5.为了实现上述目的，本发明提供如下技术方案：
6.第一方面，本发明提供一种轮询仲裁器，轮询仲裁器和至少两个主机连接，轮询仲裁器包括和主机数量相同的轮询仲裁单元，主机和轮询仲裁单元一一对应连接。
7.至少两个轮询仲裁单元用于，在接收到至少两个主机发送的请求信号后，确定至少两个请求信号的优先级。
8.与现有技术相比，本发明提供的轮询仲裁器中，轮询仲裁器和至少两个主机电连接，轮询仲裁器还包括和主机数量相同的轮询仲裁单元，每个轮询仲裁单元和参与仲裁过程的主机一一对应连接，至少两个轮询仲裁单元在接收到至少两个主机发送的请求信号后，确定至少两个请求信号的优先级。基于此，本发明提供的轮询仲裁器根据参与仲裁过程的主机数量，设置与主机数量一致的轮询仲裁单元，使得每个轮询仲裁单元均能与对应的一个主机连接，以接收相应主机发送的请求信号。换言之，本发明提供的轮询仲裁器能够根据参与仲裁过程的主机数量配置轮询仲裁器的输入数量，避免主机数量与轮询仲裁器的输入数量不匹配，能够保证轮询仲裁器在实现基本功能的同时，节省不必要的时序功耗和面积占用。
9.由此可知，本发明提供的轮询仲裁器能够解决现有技术中轮询仲裁器的输入数量和参与仲裁的主机数量不匹配的问题。
10.第二方面，本发明还提供一种轮询仲裁方法，应用于上述第一方面技术方案所述的轮询仲裁器，所述轮询仲裁方法包括：
11.至少两个轮询仲裁单元在接收到至少两个主机发送的请求信号后，确定至少两个请求信号的优先级。
12.与现有技术相比，本发明提供的轮询仲裁方法的有益效果与上述技术方案所述轮询仲裁器的有益效果相同，此处不做赘述。
13.第三方面，本发明还提供一种芯片，包括上述第一方面技术方案所述的轮询仲裁器。
14.与现有技术相比，本发明提供的芯片的有益效果与上述第一方面技术方案所述轮询仲裁器的有益效果相同，此处不做赘述。
附图说明
15.此处所说明的附图用来提供对本发明的进一步理解，构成本发明的一部分，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：
16.图1为本发明实施例提供的轮询仲裁器的结构示意图；
17.图2为本发明实施例提供的轮询仲裁单元的电路图；
18.图3为本发明实施例提供的四输入轮询仲裁器的电路图。
19.附图标记：
20.1-轮询仲裁器，
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
2-主机；
21.11-轮询仲裁单元，
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
110-仲裁模块；
22.120-状态更新模块，
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
1101-控制子模块；
23.1102-批准信号生成子模块，
ꢀꢀꢀꢀꢀꢀꢀꢀ
11011-第一与门；
24.11012-非门，
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
11013-数据选择器；
25.11021-第二与门，
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
1201-d触发器；
26.101-第一轮询仲裁单元；
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
102-第二轮询仲裁单元；
27.103-第三轮询仲裁单元；
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
104-第四轮询仲裁单元。
具体实施方式
28.为了便于清楚描述本发明实施例的技术方案，在本发明的实施例中，采用了“第一”、“第二”等字样对功能和作用基本相同的相同项或相似项进行区分。例如，第一阈值和第二阈值仅仅是为了区分不同的阈值，并不对其先后顺序进行限定。本领域技术人员可以理解“第一”、“第二”等字样并不对数量和执行次序进行限定，并且“第一”、“第二”等字样也并不限定一定不同。
29.需要说明的是，本发明中，“示例性的”或者“例如”等词用于表示作例子、例证或说明。本发明中被描述为“示例性的”或者“例如”的任何实施例或设计方案不应被解释为比其他实施例或设计方案更优选或更具优势。确切而言，使用“示例性的”或者“例如”等词旨在以具体方式呈现相关概念。
30.本发明中，“至少一个”是指一个或者多个，“多个”是指两个或两个以上。“和/或”，描述关联对象的关联关系，表示可以存在三种关系，例如，a和/或b，可以表示：单独存在a，同时存在a和b，单独存在b的情况，其中a，b可以是单数或者复数。字符“/”一般表示前后关联对象是一种“或”的关系。“以下至少一项(个)”或其类似表达，是指的这些项中的任意组合，包括单项(个)或复数项(个)的任意组合。例如，a，b或c中的至少一项(个)，可以表示：a，b，c，a和b的结合，a和c的结合，b和c的结合，或a、b和c的结合，其中a，b，c可以是单个，也可
以是多个。
31.如图1所示，本发明实施例提供一种轮询仲裁器1，轮询仲裁器1和至少两个主机2连接，轮询仲裁器1包括和主机2数量相同的轮询仲裁单元11，主机2和轮询仲裁单元11一一对应连接。
32.至少两个轮询仲裁单元11用于，在接收到至少两个主机2发送的请求信号req(i)后，确定至少两个请求信号的优先级。
33.采用上述技术方案的情况下，轮询仲裁器1和至少两个主机2电连接，轮询仲裁器1还包括和主机2数量相同的轮询仲裁单元11，每个轮询仲裁单元11和参与仲裁过程的主机2一一对应连接，至少两个轮询仲裁单元11在接收到至少两个主机2发送的请求信号req(i)后，确定至少两个请求信号的优先级。基于此，本发明实施例提供的轮询仲裁器1根据参与仲裁过程的主机2数量，设置与主机2数量一致的轮询仲裁单元11，使得每个轮询仲裁单元11均能与对应的一个主机2连接，以接收相应主机2发送的请求信号req(i)。换言之，本发明实施例提供的轮询仲裁器1能够根据参与仲裁过程的主机2数量配置轮询仲裁器1的输入数量，避免主机2数量与轮询仲裁器1的输入数量不匹配，能够保证轮询仲裁器1在实现基本功能的同时，节省不必要的时序功耗和面积占用。
34.由此可知，本发明实施例提供的轮询仲裁器1能够解决现有技术中轮询仲裁器1的输入数量和参与仲裁的主机2数量不匹配的问题。
35.在一种可能的实现方式中，如图1和图2所示，至少两个轮询仲裁单元11用于，在接收到至少两个主机2发送的相应请求信号req(i)后，确定至少两个请求信号的优先级，包括：
36.每个轮询仲裁单元11用于，在接收到对应的主机2发送的请求信号req(i)后，生成当前批准信号gnt(i)；
37.每个轮询仲裁单元11还用于，基于当前批准信号gnt(i)，输出相邻连接的后一个轮询仲裁单元11的状态信号sel(i 1)；
38.至少两个轮询仲裁单元11还用于，基于至少两个状态信号确定所有请求信号的优先级。
39.具体实施时，每个轮询仲裁单元11在接收到与之对应连接的主机2发送的请求信号req(i)后，生成当前批准信号gnt(i)，基于当前批准信号gnt(i)，当前轮询仲裁单元11输出相邻连接的后一个轮询仲裁单元11的状态信号sel(i 1)。应注意，若确定当前轮询仲裁单元11接收到的请求信号req(i)具有最高优先级，根据轮询仲裁原则，在当前轮询仲裁单元11的请求信号req(i)执行之后，相邻的后一个轮询仲裁单元11具有第二优先级，依次类推，直至参与仲裁的全部请求信号执行完毕，视为仲裁结束。
40.在一些实施例中，如图2所示，每个轮询仲裁单元11包括仲裁模块110和状态更新模块120。每个仲裁模块110的输出端与后一个轮询仲裁单元11的仲裁模块110相应的输入端电连接，每个仲裁模块110的输出端还与同一个轮询仲裁单元11对应的状态更新模块120的输入端电连接，状态更新模块120的输出端还与后一个轮询仲裁单元11的仲裁模块110的输入端电连接。
41.仲裁模块110用于在接收到对应的主机2发送的请求信号req(i)时，输出当前批准信号gnt(i)。状态更新模块120用于基于当前批准信号gnt(i)，输出后一个轮询仲裁单元11
的状态信号sel(i 1)。仲裁模块110还用于，确定至少两个状态信号中处于有效状态的目标状态信号，将目标状态信号对应的请求信号确定为最高优先级。
42.具体的，仲裁模块110在接收到对应的主机2发送的请求信号req(i)时，输出当前批准信号gnt(i)，状态更新模块120接收到当前批准信号gnt(i)后，向后一个轮询仲裁单元11输出其状态信号sel(i 1)。可以理解的是，在当前轮询仲裁单元11的状态信号sel(i)处于有效状态的情况下，其余的状态信号均应处于无效状态，则当前轮询仲裁单元11的状态信号sel(i)为目标状态信号，当前轮询仲裁单元11接收到的请求信号req(i)具有最高优先级，在本轮次中需要优先执行当前轮询仲裁单元11接收到的请求信号req(i)。
43.在上述实施例中，目标状态信号可以为高电平(逻辑“1”)，状态信号处于无效状态时，则为低电平(逻辑“0”)。
44.在一个示例中，如图2所示，仲裁模块110包括控制子模块1101和批准信号生成子模块1102。控制子模块1101的第一输入端与前一个轮询仲裁单元11的控制子模块1101的输出端电连接，控制子模块1101的第二输入端与前一个批准信号生成子模块1102的输出端电连接，控制子模块1101的输出端与同一个轮询仲裁单元11的批准信号生成子模块1102的第一输入端电连接，批准信号生成子模块1102的第二输入端与对应的主机2电连接。
45.控制子模块1101还具有状态信号接收端，控制子模块1101用于基于状态信号sel(i)，结合前一个使能信号en(i-1)和前一个批准信号gnt(i-1)，输出当前第一使能信号en(i)；
46.批准信号生成子模块1102用于基于当前第一使能信号en(i)，在请求信号req(i)输入时，输出当前批准信号gnt(i)。
47.在实际中，控制子模块1101的状态信号接收端用于接收当前状态信号sel(i)，在当前状态信号sel(i)的控制下，结合前一个轮询仲裁单元11输出的前一个使能信号en(i-1)和前一个批准信号gnt(i-1)，生成当前轮询仲裁单元11的当前第一使能信号en(i)，批准信号生成子模块1102基于当前第一使能信号en(i)，在接收到当前轮询仲裁单元11对应的主机2发送的请求信号req(i)时，输出当前轮询仲裁单元11的当前批准信号gnt(i)。可以理解的是，在当前轮询仲裁单元11的当前状态信号sel(i)为目标状态信号时，当前状态信号sel(i)处于有效状态，其输出的当前第一使能信号en(i)也相应的处于有效状态，在请求信号req(i)输入时，其基于当前第一使能信号en(i)以及请求信号req(i)输出的当前批准信号gnt(i)也处于有效状态。
48.基于此，当前轮询仲裁单元11能够根据前一个轮询仲裁单元11输出的使能信号en(i-1)和批准信号gnt(i-1)，输出当前轮询仲裁单元11的使能信号en(i)和批准信号gnt(i)，相应的，后一个轮询仲裁单元11也能够根据当前轮询仲裁单元11的输出的使能信号en(i)和批准信号gnt(i)，生成后一个轮询仲裁单元11的使能信号en(i 1)和批准信号gnt(i 1)，即每个轮询仲裁单元11的输出信号都与相邻的轮询仲裁单元11的输出信号相关联，从而保证在一个周期内，轮询仲裁器1能够依次对接收到的请求信号req(i)完成轮询仲裁，避免电路的逻辑冲突，确保轮询仲裁的准确性。
49.示例性的，如图2所示，控制子模块1101包括第一与门11011、非门11012和数据选择器11013。第一与门11011的第一输入端与前一个控制子模块1101的输出端电连接，前一个批准信号生成子模块1102的输出端通过非门11012与第一与门11011的第二输入端电连
接，第一与门11011的输出端与数据选择器11013的第一输入端连接，第一与门11011用于基于前一个使能信号en(i-1)和前一个批准信号gnt(i-1)，输出当前第二使能信号。
50.数据选择器11013第二输入端输入固定电平信号，数据选择器11013的选择端为状态信号接收端，数据选择器11013的输出端与批准信号生成子模块1102的输入端电连接，数据选择器11013用于基于当前状态信号sel(i)，选择输出当前第二使能信号或固定电平信号，其中，当前第一使能信号en(i)包括当前第二使能信号和固定电平信号。
51.可以理解的是，与门以及非门都是数字电路中的一种基本逻辑电路。
52.与门具有至少两个输入端以及一个输出端，根据与门的逻辑运算，只有当所有输入端都是高电平(逻辑“1”)时，与门的输出才是高电平(逻辑“1”)，否则输出为低电平(逻辑“0”)。
53.非门具有一个输入端以及一个输出端，根据非门的逻辑运算，当输入端为高电平(逻辑“1”)时，输出端为低电平(逻辑“0”)；反之，当输入端为低电平(逻辑“0”)时，输出端则为高电平(逻辑“1”)。
54.本发明实施例中，第一与门11011可以是具有两个输入端的与门，数据选择器11013可以是二选一数据选择器，即当数据选择器的选择端接收到低电平(逻辑“0”)时，数据选择器选择输出第一输入端接收到的信号，当数据选择器的选择端接收到高电平(逻辑“1”)时，数据选择器选择输出第二输入端接收到的信号。
55.在具体实施时，第一与门11011的第一输入端与前一个轮询仲裁单元11的数据选择器11013电连接，用于接收前一个轮询仲裁单元11输出的前一个使能信号en(i-1)，第二输入端通过非门11012与前一个轮询仲裁单元11的批准信号gnt(i-1)生成子模块1102的输出端电连接，用于接收前一个轮询仲裁单元11输出的前一个批准信号gnt(i-1)。应注意，若前一个批准信号gnt(i-1)为高电平(逻辑“1”)时，第一与门11011的第二输入端接收到的则为低电平(逻辑“0”)；反之，若前一个批准信号gnt(i-1)为低电平(逻辑“0”)时，第一与门11011的第二输入端接收到的则为高电平(逻辑“1”)。前一个使能信号en(i-1)和前一个批准信号gnt(i-1)的反向信号经过第一与门11011的逻辑运算后，向数据选择器11013输出当前轮询仲裁单元11的当前第二使能信号。
56.数据选择器11013在选择端的控制下，选择输出第一输入端接收到的当前第二使能信号或选择输出第二输入端接收到的固定电平信号。当数据选择器11013的选择端接收到的状态信号sel(i)为目标状态信号时，即当状态信号sel(i)处于有效状态时，数据选择器11013会选择输出第二输入端接收到的固定电平信号，该固定电平信号可以为高电平(逻辑“1”)信号。当状态信号sel(i)处于无效状态时，数据选择器11013选择输出第一输入端接收到的当前第二使能信号。
57.示例性的，如图2所示，批准信号生成子模块1102包括第二与门11021。第二与门11021的第一输入端与控制子模块1101的输出端电连接，第二与门11021的第二输入端与对应的主机2电连接，第二与门11021用于基于当前第一使能信号en(i)，在请求信号req(i)输入时，输出当前批准信号gnt(i)。本发明实施例提供的第二与门11021可以与上述第一与门11011相同，也具有两个输入端。
58.在具体实施时，第二与门11021的第一输入端与当前轮询仲裁单元11的数据选择器11013的输出端电连接，用于接收当前第二使能信号或固定电平信号，第二与门11021的
第二输入端与对应的主机2电连接，用于接收主机2发送的请求信号req(i)。应注意，在当前状态信号sel(i)为目标状态信号的情况下，数据选择器11013会选择输出固定电平信号，此时，当前第一使能信号en(i)与固定电平信号一致，固定电平信号与对应的主机2发送的请求信号req(i)经过逻辑与运算后，输出有效的当前批准信号gnt(i)。在当前状态信号sel(i)处于无效状态的情况下，数据选择器11013会选择输出当前第二使能信号，此时，当前第一使能信号en(i)与当前第二使能信号一致，当前第二使能信号与对应的主机2发送的请求信号req(i)经过逻辑与运算后，输出无效的当前批准信号gnt(i)。
59.示例性的，如图2所示，状态更新模块120包括d触发器1201。d触发器1201的输入端与同一个轮询仲裁单元11的控制子模块1101的输出端电连接，d触发器1201的输出端与后一个轮询仲裁单元11的控制子模块1101的状态信号sel(i 1)接收端电连接，d触发器1201用于基于当前批准信号gnt(i)，输出后一个轮询仲裁单元11的状态信号sel(i 1)。
60.在实际中，d触发器1201还包括复位端和时钟信号clk输入端，复位端用于接收复位信号rst，在复位信号rst有效的情况下，d触发器1201被重置。时钟信号clk输入端用于接收时钟信号clk，d触发器1201将根据时钟信号clk的时序，将输入端接收到的信号传输至输出端，并传输至后一个轮询仲裁仲裁单元。由此，在当前轮询仲裁单元11的输出的批准信号gnt(i)处于有效状态的情况下，在时钟信号clk到来时，后一个轮询仲裁单元11的状态信号sel(i 1)也被置为有效状态。可以理解的是，可以根据具体需求将d触发器1201设置为上升沿有效或者下降沿有效。当设置d触发器1201为上升沿有效时，则d触发器1201仅会在时钟信号clk的上升沿将输入信号传递至输出端，当设置d触发器1201为下降沿有效时，则d触发器1201仅会在时钟信号clk下降沿将输入信号传递至输出端，本发明实施例对此不做具体限定。
61.下面将以图3为例，详细说明本发明实施例提供的四输入的轮询仲裁器的工作过程。在图3中，四个轮询仲裁单元首尾相连，以图示中最左边的轮询仲裁单元为第一轮询仲裁单元101。
62.首先需要将轮询仲裁器初始化，使用复位信号rst对轮询仲裁器的电路状态进行初始化，分别设置第一轮询仲裁单元101中的状态信号sel1为高电平(逻辑“1”)，第二轮询仲裁单元102中的状态信号sel2、第三轮询仲裁单元103中的状态信号sel3以及第四轮询仲裁单元104中的状态信号sel4的初始值都为低电平(逻辑“0”)。此时，第一轮询仲裁单元101中的数据选择器11013接收到的状态信号sel1为目标状态信号，处于有效状态，其选择输出第二输入端接收到的固定电平信号，即第一轮询仲裁单元101中的数据选择器11013的输出始终为高电平(逻辑“1”)，第一轮询仲裁单元101的当前第一使能信号处于有效状态。
63.在电路完成初始化后，此时，第一轮询仲裁单元101具有最高优先级，第二轮询仲裁单元102、第三轮询仲裁单元103和第四轮询仲裁单元104依次。当第一轮询仲裁单元101对应的主机发送的第一请求信号req1到达时，通过第一轮询仲裁单元101的第二与门11021，输出当前批准信号gnt1。当前批准信号gnt1又会通过第二轮询仲裁单元102的非门11012和第一与门11011，使第二轮询仲裁单元102的使能信号en2处于无效状态，使得，即使存在第二轮询仲裁单元102对应的主机2发送的第二请求信号req2，第二轮询仲裁单元102也无法产生有效状态的批准信号gnt2。同理，第三轮询仲裁单元103和第四轮询仲裁单元104也与此类似。若此时第一请求信号req1未到达，第二请求信号req2到达，那么第一轮询
仲裁单元101的第二与门11021会输出处于无效状态的当前批准信号gnt1，无效状态的当前批准信号gnt1通过第二轮询仲裁单元102的非门11012和第一与门11011，使第二轮询仲裁单元102的使能信号en2处于有效状态。在第二请求信号req2和使能信号en2的共同作用下，第二轮询仲裁单元102的第二与门11021输出有效状态的批准信号gnt2。其他情况同理。
64.在第一轮询仲裁单元101的仲裁完成后，根据时钟信号以及批准信号，对轮询仲裁器的电路状态进行更新。根据轮询仲裁的规则，若本周期第一轮询仲裁单元101具有最高优先级，输出的批准信号gnt1处于有效状态，那么下个周期中，则是第二轮询仲裁单元102具有最高优先级，第三轮询仲裁单元103、第四轮询仲裁单元104、第一轮询仲裁单元101依次。因此，在完成第一轮询仲裁单元101的仲裁后，第二轮询仲裁单元102的状态sel2信号被第一轮询仲裁单元101的批准信号gnt1置为高电平(逻辑“1”)，第三轮询仲裁单元103中的状态信号sel3、第四轮询仲裁单元104中的状态信号sel4以及第一轮询仲裁单元101中的状态信号sel1均被置为低电平(逻辑“0”)。再根据下一周期的请求信号的输入情况进行新一轮的仲裁。
65.本发明实施例提供的轮询仲裁器1可以使用硬件描述语言verilog hdl对一个轮询仲裁单元11进行模块化设计，分别包括仲裁模块110及状态更新模块120，再根据参与仲裁过程的主机2数量，设置需要的请求输入数量。例如，若需要实现一个八输入的轮询仲裁器1，则相应的设置8个轮询仲裁单元11，进行简单的连接即可。
66.使用这种设计方法能够极大的简化设计过程，在使用硬件描述语言verilog hdl实现时，减少了设计的代码量。通过添加或者减少轮询仲裁单元11的数量，即可实现任意请求输入数量的轮询仲裁器1的配置。
67.本发明实施例还提供一种轮询仲裁方法，应用于上述实施例中所述的轮询仲裁器，所述轮询仲裁方法包括：
68.至少两个轮询仲裁单元在接收到至少两个主机发送的请求信号后，确定至少两个请求信号的优先级。
69.具体的，至少两个轮询仲裁单元在接收到至少两个主机发送的请求信号后，确定至少两个请求信号的优先级，包括：
70.每个轮询仲裁单元在接收到对应的主机发送的请求信号后，生成当前批准信号；
71.每个轮询仲裁单元基于当前批准信号，输出相邻连接的后一个轮询仲裁单元的状态信号；
72.至少两个轮询仲裁单元基于至少两个状态信号确定所有请求信号的优先级。
73.与现有技术相比，本发明实施例提供的轮询仲裁方法的有益效果与上述实施例中所述轮询仲裁器的有益效果相同，此处不做赘述。
74.本发明实施例还提供一种芯片，包括上述实施例中所述的轮询仲裁器。
75.与现有技术相比，本发明实施例提供的芯片的有益效果与上述实施例中所述轮询仲裁器的有益效果相同，此处不做赘述。
76.尽管在此结合各实施例对本发明进行了描述，然而，在实施所要求保护的本发明过程中，本领域技术人员通过查看附图、公开内容、以及所附权利要求书，可理解并实现公开实施例的其他变化。在权利要求中，“包括”(comprising)一词不排除其他组成部分或步骤，“一”或“一个”不排除多个的情况。单个处理器或其他单元可以实现权利要求中列举的
若干项功能。相互不同的从属权利要求中记载了某些措施，但这并不表示这些措施不能组合起来产生良好的效果。
77.尽管结合具体特征及其实施例对本发明进行了描述，显而易见的，在不脱离本发明的精神和范围的情况下，可对其进行各种修改和组合。相应地，本说明书和附图仅仅是所附权利要求所界定的本发明的示例性说明，且视为已覆盖本发明范围内的任意和所有修改、变化、组合或等同物。显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包括这些改动和变型在内。