Micro-LED芯片结构的制作方法

led外延片和第一键合层之间的欧姆接触层，所述欧姆接触层包括间隔设置的多个欧姆接触结构，每一所述欧姆接触结构与一导电凸点、一led柱对应设置并电连接。
14.在一具体实施方案中，每一所述导电凸点的正投影面积与与之对应的一led柱的正投影面积相同。
15.在一具体实施方案中，每一所述导电凸点的正投影面积与与之对应的一欧姆接触结构、一led柱的正投影面积均相同。
16.在一具体实施方案中，所述led外延层还包括基板，所述led半导体层设置在所述基板上。
17.在一具体实施方案中，所述第一掺杂型半导体层、发光层和第二掺杂型半导体层依次层叠设置在所述基板上。
18.在一具体实施方案中，每一所述接触垫的宽度大于与之对应的所述导电凸点的宽度。
19.在一具体实施方案中，相邻两个所述接触垫之间的间隙大于相邻两个所述导电凸点之间的间隙。
20.在一具体实施方案中，所述接触垫的高度大于所述导电凸点的高度。
21.在一具体实施方案中，所述导电凸点包括设置在led柱上的凸点下金属层，或者，所述导电凸点包括依次层叠设置在led柱上的ito层、凸点下金属层。
22.在一具体实施方案中，所述接触垫包括依次层叠设置的cr层和au层，或者，所述接触垫包括依次层叠设置的cr层和cu层。
23.与现有技术相比，本实用新型的优点包括：本实用新型实施例中提供的一种micro-led芯片结构，结构简单，可以利用发光层的绝缘性，简化工艺和器件的结构，不需要再单独制作绝缘层。
附图说明
24.为了更清楚地说明本技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本技术中记载的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
25.图1是本实用新型一典型实施案例中提供的一种micro-led芯片结构中micro-led外延片和第一键合层、第二键合层和ic电路板的俯视图；
26.图2a是本实用新型一典型实施案例中提供的一种micro-led芯片结构的剖面结构示意图；
27.图2b是本实用新型一典型实施案例中提供的一种micro-led芯片结构未键合时的剖面结构示意图。
28.图3a-图3d是实用新型一典型实施案例中提供的一种micro-led芯片结构包含micro-led外延片和第一键合层部分的制作流程示意图。
具体实施方式
29.鉴于现有技术中的不足，本案发明人经长期研究和大量实践，得以提出本实用新
型的技术方案。如下将对该技术方案、其实施过程及原理等作进一步的解释说明。
30.如下将对该技术方案、其实施过程及原理等作进一步的解释说明。
31.本实用新型实施例中所使用的术语“层”是指包括具有一定厚度的区域的材料部分。层可以在整个下层或上层结构上延伸，或者可以具有小于下层或上层结构的范围的程度。此外，层可以是均质或不均质连续结构的区域，其厚度小于连续结构的厚度。例如，层可以位于连续结构的顶表面和底表面之间或在其之间的任何一对水平平面之间。层可以水平地、垂直地和/或沿着锥形表面延伸。基板可以是一层，可以在其中包括一个或多个层，和/或可以在其上、之上和/或之下具有一个或多个层。一层可以包括多层。例如，半导体层可以包括一个或多个掺杂或未掺杂的半导体层，并且可以具有相同或不同的材料。
32.本实用新型实施例中使用的术语“基板”是指在其上添加后续材料层的材料，基板本身可以被图案化，添加到基板顶部的材料可以被图案化或可以保持未图案化。此外，基板可以包括各种各样的半导体材料，诸如硅、碳化硅、氮化镓、锗、砷化镓、磷化铟等，可替选地，基板可以由非导电材料制成，诸如玻璃、塑料或蓝宝石晶片。
33.实施例1
34.请参阅图1和图2a和图2b，图1示出了本实用新型一典型实施案例中提供的一种micro-led芯片结构中micro-led外延片和第一键合层、第二键合层和ic电路板的俯视图，图2a示出了本实用新型一典型实施案例中提供的一种micro-led芯片结构的剖面结构示意图，图2b示出了本实用新型一典型实施案例中提供的一种micro-led芯片结构未键合时的剖面结构示意图。
35.在本实施例中，一种micro-led芯片结构，包括依次层叠设置的micro-led外延片100、第一键合层200、第二键合层300和ic电路板400，所述micro-led外延片100、ic电路板400分别与第一键合层200、第二键合层300固定连接，且所述micro-led外延片100、ic电路板400经所述第一键合层200、第二键合层300固定连接而形成一个整体。
36.在本实施例中，所述micro-led外延片包括多个led柱，所述第一键合层200包括间隔设置的多个导电凸点210，每一导电凸点对应设置在一led柱上且与所述led柱电连接，所述第二键合层300包括间隔设置的多个接触垫310，所述接触垫310设置在所述ic电路板400上且与所述ic电路板400电连接，以及，每一所述接触垫310还与多个所述导电凸点210电连接。
37.在本实施例中，多个所述导电凸点310和多个所述接触垫210均是呈阵列设置的，具体的，所述接触垫310的正投影面积大于所述接触垫210的正投影面积，每一所述接触垫310同时与多个所述导电凸点210对应并连接。
38.在本实施例中，所述micro-led芯片结构还包括层叠设置在所述micro-led外延片100和第一键合层200之间的欧姆接触层150，所述欧姆接触层150包括间隔设置的多个欧姆接触结构151，每一所述欧姆接触结构151与一导电凸点210、一led柱对应设置并电连接。
39.在本实施例中，所述欧姆接触层150包括ni层和/或au层，所述欧姆接触层150的厚度等可以根据具体的需求进行调节，在此不做具体的限定和说明。
40.在本实施例中，每一所述导电凸点的正投影面积与与之对应的一led柱的正投影面积相同；每一所述导电凸点的正投影面积与与之对应的一欧姆接触结构、一led柱的正投影面积均相同。
41.在本实施例中，每一所述接触垫310的宽度大于与之对应的所述导电凸点210的宽度；相邻两个所述接触垫310之间的间隙大于相邻两个所述导电凸点210之间的间隙.
42.在本实施例中，所述接触垫310与导电凸点210连接的一端部于选定方向上的宽度大于所述导电凸点210与接触垫310连接的一端部于该方向上的宽度，相邻两个所述接触垫310之间的间隙大于相邻两个所述导电凸点210之间的间隙，可以理解为，所述导电凸点310的尺寸大、分布密度小，所述接触垫210的尺寸小、分布密度大。
43.在本实施例中，所述接触垫310与导电凸点210连接一端的端面可以是长方形结构，示例性的，所述接触垫310的端面宽度可以是2μm，相邻两个接触垫310之间的间距可以是1.5μm，所述导电凸点210与接触垫310连接的一端的端面可以是圆形结构。
44.在本实施例中，所述接触垫310的高度大于所述导电凸点210的高度。
45.在本实施例中，所述导电凸点210包括凸点下金属层(ubm)或者依次层叠设置的ito层、凸点下金属层(ubm)和in层，各个结构层的厚度可以根据具体的需求进行调整，所述接触垫310包括依次层叠设置的cr层和au层，或者，所述接触垫310包括依次层叠设置的cr层和cu层，当然，所述接触垫310还可以是其他硬金属，采用硬金属作为键合的接触垫，可以在键合后保持pixel(像素)的边缘形貌及尺寸的一致性。
46.在本实施例中，通过设置以上结构的第一键合层200、第二键合层300，在第一键合层200与第二键合层300键合后，相邻接触垫310之间会有未被挤压的导电凸点材料；基由本实用新型提供的包含第一键合层200、第二键合层300的键合结构，这种芯片结构可以保证芯片结构形貌及尺寸一致性。
47.在本实施例中，所述led半导体层包括依次叠层设置在所述基板110上的第一掺杂型半导体层120、发光层130和第二掺杂型半导体层140，所述led半导体层内还设置有多个沟槽结构101，多个所述沟槽结构101将所述第二掺杂型半导体层140或者第二掺杂型半导体层140与发光层130靠近第二掺杂型半导体层140的一部分分隔成多个所述的led柱，需要说明的是，所述沟槽结构101可以是通过刻蚀工艺加工形成的。
48.在本实施例中，所述沟槽结构101对应设置在相邻两个欧姆接触结构151之间的区域，所述沟槽结构101的深度小于所述第二掺杂型半导体层140与发光层130的厚度之和，例如，所述沟槽结构101设置在所述第二掺杂型半导体层140内，且所述沟槽结构101的深度小于所述第二掺杂型半导体层140的厚度，或者，所述沟槽结构101的深度等于所述第二掺杂型半导体层140的厚度，或者，所述沟槽结构101沿厚度方向贯穿所述第二掺杂型半导体层140并延伸至发光层130内，即所述沟槽结构101的深度小于所述第二掺杂型半导体层140和发光层130的厚度之和。
49.在另一些具体的实施例中，所述第二掺杂型半导体层140或者第二掺杂型半导体层140与发光层130靠近第二掺杂型半导体层140的一部分中形成有离子注入材料层，所述离子注入材料层将所述第二掺杂型半导体层或者第二掺杂型半导体层140与发光层130靠近第二掺杂型半导体层140的一部分分隔成多个所述的led柱，需要说明的是，所述离子注入材料层可以是通过本领域技术人员已知的离子注入工艺制作形成的。
50.在本实施例中，所述发光层130被布置在第一掺杂型半导体层120与第二掺杂型半导体层140之间并提供光，所述发光层130是将从第一掺杂型半导体层120以及第二掺杂型半导体层140分别提供的空穴和电子重新结合并且输出特定波长的光的层，并且该发光层
130可以具有单量子阱结构或多量子阱(mqw)结构以及阱层和势垒层交替层叠。
51.在本实施例中，所述第一掺杂型半导体层120和第二掺杂型半导体层140的材质可以是ii vi材料(诸如znse或zno)或iii v氮化物材料(诸如gan、aln、inn、ingan、gap、alingap、algaas及其合金)形成的一个或多个层。
52.在本实施例中，所述第一掺杂型半导体层120可以是n型半导体层，相应地，所述第二掺杂型半导体层140为p型半导体层，所述n型半导体层可以是n型gan、n型ingan、n型alingap等，所述p型半导体层可以是p型gan，p型gan可以通过在gan中掺杂镁(mg)来形成，在另一些实施案例中，所述p型半导体层还可以是p型ingan或p型alingap等。
53.需要说明的是，所述第一掺杂型半导体层120还可以是p型半导体层，相应地，所述第二掺杂型半导体层140可以是n型半导体层。
54.在本实施例中，所述第一掺杂型半导体层120的厚度为0.05μm-1μm，优选为0.05μm-0.7μm，尤其优选为0.05μm-0.5μm。
55.在本实施例中，所述led半导体层包括被分隔为呈阵列排布的多个led柱，所述第一掺杂型半导体层120可以是跨多个led柱延伸并形成这些led柱的公共阴极的n型半导体层，所述第二掺杂型半导体层140形成led柱的阳极。
56.在本实施例中，一种micro-led芯片结构的制作方法，包括制作micro-led外延片100的步骤、将micro-led外延片100与第一键合层200进行结合的步骤、将ic电路板400与第二键合层300结合的步骤以及将第一键合层200和第二键合层300键合的步骤。
57.在本实施例中，请参阅图3a-图3d，如下主要介绍制作micro-led外延片100的步骤和将micro-led外延片100与第一键合层200进行结合的步骤，包括：
58.1)在所述基板110上制作led半导体层，所述led半导体层包括依次层叠设置的第一掺杂型半导体层120、发光层130和第二掺杂型半导体层140，并在所述第二掺杂型半导体层140上依次形成欧姆接触层150、第一键合层200；基板110可以一直保留在micro-led芯片上也可以在后面的工艺中去除。
59.2)在所述第一键合层200上形成光刻胶层500，在光刻胶层500上设置掩膜600，对未被掩膜600覆盖的区域进行刻蚀处理，以将所述第一键合层200加工形成呈阵列分布的多个导电凸点210、将欧姆接触层150加工形成呈阵列分布的多个欧姆接触结构151，每一导电凸点210与一欧姆接触结构151对应并电连接；
60.3)继续对位于相邻两个导电凸点210之间的第二掺杂型半导体层140进行刻蚀，以在所述第二掺杂型半导体层140内形成多个沟槽结构101，或者，继续对位于相邻两个导电凸点210之间的第二掺杂型半导体层140和发光层130进行刻蚀，并除去该区域的全部第二掺杂型半导体层140和部分发光层130，从而在所述第二掺杂型半导体层140和发光层130内形成多个沟槽结构101。于其他实施方式中，也可以通过离子注入工艺对位于相邻两个导电凸点210之间的第二掺杂型半导体层140进行离子注入，以在第二掺杂型半导体层140或者第二掺杂型半导体层140与发光层130靠近第二掺杂型半导体层140的一部分中形成有离子注入材料层，所述离子注入材料层将所述第二掺杂型半导体层或者第二掺杂型半导体层140与发光层130靠近第二掺杂型半导体层140的一部分分隔成多个所述的led柱。
61.需要说明的是，本实施例中所采用的刻蚀工艺可以采用本领域技术人员已知的工艺实现，在此不做具体的说明。
62.本实用新型实施例中提供的一种micro-led芯片结构，结构简单，可以利用发光层的绝缘性，简化工艺和器件的结构，不需要再单独制作绝缘层。
63.本实用新型实施例提供的一种micro-led芯片结构，不需要在mesa侧壁和底部形成绝缘层，即便在bonding(邦定工艺)时金属挤入相邻led柱的缝隙中，因发光层的阻挡，发光层能够防止p-gan与n-gan(p-gan与n-gan中的一者为第一掺杂型半导体层，另一者为第二掺杂型半导体层)之间短路，无需绝缘层，减少了制作工艺步骤。
64.应当理解，上述实施例仅为说明本实用新型的技术构思及特点，其目的在于让熟悉此项技术的人士能够了解本实用新型的内容并据以实施，并不能以此限制本实用新型的保护范围。凡根据本发明精神实质所作的等效变化或修饰，都应涵盖在本实用新型的保护范围之内。