一种线性灵敏度优化的皮瓦级CMOS电压基准源

一种线性灵敏度优化的皮瓦级cmos电压基准源
技术领域
1.本发明涉及电压基准源技术领域，更具体地，涉及一种线性灵敏度优化的皮瓦级cmos电压基准源。


背景技术：

2.近年来，作为许多能量受限的微系统中集成电路的基本构建模块之一，电压基准源需要消耗纳瓦或皮瓦的功率。带隙基准是最常用的电压基准结构，然而双极结型晶体管的使用限制了电源电压和功耗的降低，另外该结构中通常需要大电阻，这浪费了芯片面积并增加了成本。相比之下，cmos电压基准源非常适合超低电压、超低功耗应用，成为目前国内外学术界和工业界的研究热点。微型系统如能量采集器中提供的电源电压通常范围很广，噪声也很大，这会对电压基准源的输出造成一定的影响。因此，研究一种具有出色的线性灵敏度的超低功耗cmos电压基准源是很有必要的。
3.现有技术中，为了减小电源依赖性，部分方案使用了运放进行电压钳位，然而这会导致晶体管数量增加，使得电路结构更加复杂，同时牺牲了芯片面积；另外一些方案中还使用共源共栅电流镜以屏蔽电源波动对输出基准的影响，这牺牲了工作电压的裕度，也会导致功耗增加。
4.现有技术中公开了一种优化线性灵敏度的方法，该方法采用增大电路中的偏置电流的方式，以减小电流扰动对基准电压的影响，该方案直接以牺牲偏置电流作为代价，这不但导致整体功耗的增加，也使得线性灵敏度的改善非常有限。
5.为此，结合以上需求和现有技术牺牲偏置电流、电路结构复杂、会导致功耗增加的缺陷，本技术提出了一种线性灵敏度优化的皮瓦级cmos电压基准源。


技术实现要素：

6.本发明提供了一种线性灵敏度优化的皮瓦级cmos电压基准源，结构简单，占用芯片面积小，能够反向利用晶体管的dibl效应，使基准电压的线性灵敏度得到大幅度的降低。
7.本发明的首要目的是为解决上述技术问题，本发明的技术方案如下：
8.本发明提供了一种线性灵敏度优化的皮瓦级cmos电压基准源，包括启动电路模块、核心基准源电路模块，其中启动电路模块用于使基准源在启动的过程中摆脱简并点进入正常的工作状态，核心基准源电路模块包括有用于产生基准电压v
ref
的有源负载。
9.进一步的，所述核心基准源电路模块包括有：第一低阈值pmos管m1、第二低阈值pmos管m2、第一低阈值nmos管m3、第一高阈值nmos管m4、第二低阈值nmos管m5、第三低阈值nmos管m6、第四低阈值nmos管m7、第三低阈值pmos管m8。
10.进一步的，所述启动电路模块包括有第五低阈值nmos管m9、第四低阈值pmos管m10、第五低阈值pmos管m11、第六低阈值pmos管m12、第七低阈值pmos管m13、第五低阈值nmos管m14；其中第一高阈值nmos管m4和第二低阈值nmos管m5组成有源负载。
11.其中，电源电压vdd分别输入至第一低阈值pmos管m1的源极、第二低阈值pmos管m2
的源极、第三低阈值pmos管m8的源极、第七低阈值pmos管m13的源极。
12.进一步的，第一低阈值pmos管m1的栅极通过第五低阈值nmos管m14的漏极分别连接至第二低阈值pmos管m2的栅极、第三低阈值pmos管m8的栅极，第一低阈值pmos管m1的漏极分别连接至第一低阈值nmos管m3的漏极和栅极、第一高阈值nmos管m4的栅极、第二低阈值nmos管m5的栅极，第一高阈值nmos管m4的源极接地；其中第一低阈值nmos管m3的源极和第一高阈值nmos管m4的漏极连接至基准电压端，用于产生基准电压v
ref
。
13.进一步的，第二低阈值pmos管m2的漏极分别连接至第五低阈值nmos管m14的漏极、第二低阈值nmos管m5的漏极；第二低阈值nmos管m5的源极连接至第三低阈值nmos管m6的漏极，其中第三低阈值nmos管m6的栅极连接至基准电压端。
14.进一步的，第三低阈值pmos管m8的漏极分别连接至第三低阈值nmos管m6的源极、第四低阈值nmos管m7的栅极和漏极，其中第四低阈值nmos管m7的源极接地，所述第三低阈值pmos管m8和第四低阈值nmos管m7用于优化线性灵敏度。
15.进一步的，第七低阈值pmos管m13的栅极和漏极均连接至第六低阈值pmos管m12的源极，第六低阈值pmos管m12的栅极和漏极均连接至第五低阈值pmos管m11的源极，第五低阈值pmos管m11的栅极和漏极均连接至第四低阈值pmos管m10的源极。
16.进一步的，基准电压端分别连接至第四低阈值pmos管m10的栅极和第五低阈值nmos管m9的栅极，第四低阈值pmos管m10的漏极和第五低阈值nmos管m9的漏极均连接至第五低阈值nmos管m14的栅极，第四低阈值pmos管m10和第五低阈值nmos管m9用于输出一个较高的电压到第五低阈值nmos管m14，使其导通；其中第五低阈值nmos管m14的源极接地，第五低阈值nmos管m9的源极接地。
17.进一步的，所述第一高阈值nmos管m4为高阈值的5v晶体管，其余所有mos管均为低阈值的1.8v晶体管，所有晶体管均在亚阈值区工作。
18.进一步的，所述第二低阈值nmos管m5和第三低阈值nmos管m6为电流源管，第二低阈值nmos管m5和第三低阈值nmos管m6的栅极电压由有源负载第一高阈值nmos管m4和第二低阈值nmos管m5直接提供，无需额外的偏置结构。
19.其中，所述第一低阈值pmos管m1和第二低阈值pmos管m2组成电流镜，其中第二低阈值pmos管m2将电流源管第二低阈值nmos管m5和第三低阈值nmos管m6产生的偏置电流复制到第一低阈值pmos管m1，第一低阈值pmos管m1将电流注入到有源负载第一高阈值nmos管m4和第二低阈值nmos管m5中。
20.进一步的，当所述核心基准源电路模块的所有晶体管处于亚阈值区工作状态时，亚阈值电流的数学表达形式为：
[0021][0022]
其中，i＝1,2,3,...代表mos管的编号，μ为迁移率，c
ox
为栅氧电容，m为亚阈值斜率，为热电压，为每个晶体管的宽长比。
[0023]
进一步的，所述基准电压v
ref
为第一低阈值nmos管m3的栅源电压v
gs3
和第一高阈值nmos管m4的栅源电压v
gs4
的差值，其数学表达形式为：
[0024][0025]
其中，理想状态下基准电压应当不随电源电压vdd的变动从而产生变动，由于第一低阈值nmos管m3的栅源电压v
gs3
带有v
t
，因此带有正温度系数，第一高阈值nmos管m4的栅源电压v
gs4
带有阈值电压差v
th4-v
th3
，因此带有负温度系数；通过改变第一低阈值nmos管m3的宽长比k3、第一高阈值nmos管m4的宽长比k4能够改变正温度系数，进而通过与负温度系数叠加得到与温度无关的基准电压v
ref
。
[0026]
进一步的，启动电路模块使电路快速上电并正常工作的过程，具体为：电源电压vdd逐步升高，基准电压v
ref
以较低的初始值输入至第四低阈值pmos管m10的栅极和第五低阈值nmos管m9的栅极，其中第四低阈值pmos管m10的和第五低阈值nmos管m9作为反相器输出一个较高的电压到第五低阈值nmos管m14的栅极处，使其导通，第五低阈值nmos管m14的漏极连接至a点，a点分别连接第一低阈值pmos管m1的栅极、第二低阈值pmos管m2的栅极与漏极、第二低阈值nmos管m5的漏极、第三低阈值pmos管m8的栅极，使第二低阈值pmos管m2导通；随着电源电压vdd逐步升高，基准电压v
ref
抬升至正常的输出值，第四低阈值pmos管m10的和第五低阈值nmos管m9令第五低阈值nmos管m14关断，使启动电路模块停止工作，完成启动步骤。
[0027]
进一步的，所述基准电压v
ref
的输出与流经第一低阈值nmos管m3和第一高阈值nmos管m4的电流相关，当流经第一低阈值nmos管m3和第一高阈值nmos管m4的电流随电源电压vdd的波动而产生波动时，v
ref
也会产生波动，根据第一低阈值nmos管m3的亚阈值斜率m3和第一高阈值nmos管m4的亚阈值斜率m4的差别得到的基准电压v
ref
为：
[0028][0029][0030]
其中，其中i
load
为流过第一低阈值nmos管m3和第一高阈值nmos管m4的电流，通过采用第二低阈值nmos管m5堆叠在第三低阈值nmos管m6上的方式，能够减小电源电压vdd对第三低阈值nmos管m6的漏源电压v
ds6
产生的扰动，从而得到相对稳定的偏置电流i
bias
。
[0031]
进一步的，所述相对稳定的偏置电流i
bias
复制给第一低阈值pmos管m1后得到的i
load
会由于第一低阈值pmos管m1带有的dibl效应而产生波动，采用第四低阈值nmos管m7和第三低阈值pmos管m8反向利用dibl效应的方法能够有效削弱第一低阈值pmos管m1的dibl效应，从而削弱i
load
的变化，达到优化线性灵敏度的目的。
[0032]
进一步的，所述优化线性灵敏度的过程具体为：电源电压vdd变化δvdd时，第一低阈值pmos管m1的漏源电压v
gs1
变化引起的电流波动δi1与δvdd的变化方向一致，而第一低阈值pmos管m1的栅源电压v
ds1
变化引起的电流波动δi2与δvdd的变化方向相反，通过第四低阈值nmos管m7和第三低阈值pmos管m8能够使第一低阈值pmos管m1的栅源电压v
gs1
随电源电压vdd反向变化，使得δi1和δi2二者叠加后削弱i
load
的变化，达到优化灵敏度的目的。
[0033]
进一步的，所述第四低阈值nmos管m7和第三低阈值pmos管m8的作用具体为：第四低阈值nmos管m7的栅极和漏极短接组成二极管连接型，用于将电流转换为电压，在电源电压vdd升高时，流经第三低阈值pmos管m8的电流急剧增加，使四低阈值nmos管m7的栅源电压v
gs7
快速上升，当v
gs7
的上升速度大于基准电压v
ref
的上升速度时，第三低阈值nmos管m6的漏
源电压v
ds6
会一直下降，从而导致第二低阈值pmos管m2的栅源电压v
gs2
，即第一低阈值pmos管m1的栅源电压v
gs1
随着电源电压vdd的升高而下降，通过补偿作用削弱了i
load
随电源电压vdd的波动引起的变化。
[0034]
与现有技术相比，本发明技术方案的有益效果是：
[0035]
本发明提供了一种线性灵敏度优化的皮瓦级cmos电压基准源，采用全mos管构建，电路结构简单，占用的芯片面积小，成本低；仅借助两个mos管，反向利用晶体管的dibl效应，实现了线性灵敏度优化。
附图说明
[0036]
图1为本发明一种线性灵敏度优化的皮瓦级cmos电压基准源的电路结构示意图。
[0037]
图2为本发明优化线性灵敏度的示意图。
[0038]
图3为本发明第一低阈值pmos管m1的v
gs1
和v
ds1
随vdd变化的曲线。
[0039]
图4为本发明使用第三低阈值pmos管m8前后电流i
load
随vdd变化的曲线。
[0040]
图5为本发明基准电压v
ref
随电源电压vdd变化的曲线。
[0041]
图6为本发明0℃～100℃范围内基准源功耗随温度变化的曲线。
具体实施方式
[0042]
为了能够更清楚地理解本发明的上述目的、特征和优点，下面结合附图和具体实施方式对本发明进行进一步的详细描述。需要说明的是，在不冲突的情况下，本技术的实施例及实施例中的特征可以相互组合。
[0043]
在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是，本发明还可以采用其他不同于在此描述的其他方式来实施，因此，本发明的保护范围并不受下面公开的具体实施例的限制。
[0044]
实施例1
[0045]
如图1所示，本发明提供了一种线性灵敏度优化的皮瓦级cmos电压基准源，包括启动电路模块、核心基准源电路模块，其中启动电路模块用于使基准源在启动的过程中摆脱简并点进入正常的工作状态，核心基准源电路模块包括有用于产生基准电压v
ref
的有源负载。
[0046]
进一步的，所述核心基准源电路模块包括有：第一低阈值pmos管m1、第二低阈值pmos管m2、第一低阈值nmos管m3、第一高阈值nmos管m4、第二低阈值nmos管m5、第三低阈值nmos管m6、第四低阈值nmos管m7、第三低阈值pmos管m8。
[0047]
进一步的，所述启动电路模块包括有第五低阈值nmos管m9、第四低阈值pmos管m10、第五低阈值pmos管m11、第六低阈值pmos管m12、第七低阈值pmos管m13、第五低阈值nmos管m14；其中第一高阈值nmos管m4和第二低阈值nmos管m5组成有源负载。
[0048]
其中，电源电压vdd分别输入至第一低阈值pmos管m1的源极、第二低阈值pmos管m2的源极、第三低阈值pmos管m8的源极、第七低阈值pmos管m13的源极。
[0049]
进一步的，第一低阈值pmos管m1的栅极通过第五低阈值nmos管m14的漏极分别连接至第二低阈值pmos管m2的栅极、第三低阈值pmos管m8的栅极，第一低阈值pmos管m1的漏极分别连接至第一低阈值nmos管m3的漏极和栅极、第一高阈值nmos管m4的栅极、第二低阈
值nmos管m5的栅极，第一高阈值nmos管m4的源极接地；其中第一低阈值nmos管m3的源极和第一高阈值nmos管m4的漏极连接至基准电压端，用于产生基准电压v
ref
。
[0050]
进一步的，第二低阈值pmos管m2的漏极分别连接至第五低阈值nmos管m14的漏极、第二低阈值nmos管m5的漏极；第二低阈值nmos管m5的源极连接至第三低阈值nmos管m6的漏极，其中第三低阈值nmos管m6的栅极连接至基准电压端。
[0051]
进一步的，第三低阈值pmos管m8的漏极分别连接至第三低阈值nmos管m6的源极、第四低阈值nmos管m7的栅极和漏极，其中第四低阈值nmos管m7的源极接地，所述第三低阈值pmos管m8和第四低阈值nmos管m7用于优化线性灵敏度。
[0052]
进一步的，第七低阈值pmos管m13的栅极和漏极均连接至第六低阈值pmos管m12的源极，第六低阈值pmos管m12的栅极和漏极均连接至第五低阈值pmos管m11的源极，第五低阈值pmos管m11的栅极和漏极均连接至第四低阈值pmos管m10的源极。
[0053]
进一步的，基准电压端分别连接至第四低阈值pmos管m10的栅极和第五低阈值nmos管m9的栅极，第四低阈值pmos管m10的漏极和第五低阈值nmos管m9的漏极均连接至第五低阈值nmos管m14的栅极，第四低阈值pmos管m10和第五低阈值nmos管m9用于输出一个较高的电压到第五低阈值nmos管m14，使其导通；其中第五低阈值nmos管m14的源极接地，第五低阈值nmos管m9的源极接地。
[0054]
进一步的，所述第一高阈值nmos管m4为高阈值的5v晶体管，其余所有mos管均为低阈值的1.8v晶体管，所有晶体管均在亚阈值区工作。
[0055]
在一个具体的实施例中，本发明可在电源电压0.65v～1.8v，温度范围为0℃～100℃的条件下工作，输出电压大小为350mv左右。
[0056]
进一步的，所述第二低阈值nmos管m5和第三低阈值nmos管m6为电流源管，第二低阈值nmos管m5和第三低阈值nmos管m6的栅极电压由有源负载第一高阈值nmos管m4和第二低阈值nmos管m5直接提供，无需额外的偏置结构。
[0057]
其中，所述第一低阈值pmos管m1和第二低阈值pmos管m2组成电流镜，其中第二低阈值pmos管m2将电流源管第二低阈值nmos管m5和第三低阈值nmos管m6产生的偏置电流复制到第一低阈值pmos管m1，第一低阈值pmos管m1将电流注入到有源负载第一高阈值nmos管m4和第二低阈值nmos管m5中。
[0058]
进一步的，当所述核心基准源电路模块的所有晶体管处于亚阈值区工作状态时，亚阈值电流的数学表达形式为：
[0059][0060]
其中，i＝1,2,3,...代表mos管的编号，μ为迁移率，c
ox
为栅氧电容，m为亚阈值斜率，为热电压，为每个晶体管的宽长比。
[0061]
进一步的，所述基准电压v
ref
为第一低阈值nmos管m3的栅源电压v
gs3
和第一高阈值nmos管m4的栅源电压v
gs4
的差值，其数学表达形式为：
[0062][0063]
其中，理想状态下基准电压应当不随电源电压vdd的变动从而产生变动，由于第一
低阈值nmos管m3的栅源电压v
gs3
带有v
t
，因此带有正温度系数，第一高阈值nmos管m4的栅源电压v
gs4
带有阈值电压差v
th4-v
th3
，因此带有负温度系数；通过改变第一低阈值nmos管m3的宽长比k3、第一高阈值nmos管m4的宽长比k4能够改变正温度系数，进而通过与负温度系数叠加得到与温度无关的基准电压v
ref
。
[0064]
进一步的，启动电路模块使电路快速上电并正常工作的过程，具体为：电源电压vdd逐步升高，基准电压v
ref
以较低的初始值输入至第四低阈值pmos管m10的栅极和第五低阈值nmos管m9的栅极，其中第四低阈值pmos管m10的和第五低阈值nmos管m9作为反相器输出一个较高的电压到第五低阈值nmos管m14的栅极处，使其导通，第五低阈值nmos管m14的漏极连接至a点，a点分别连接第一低阈值pmos管m1的栅极、第二低阈值pmos管m2的栅极与漏极、第二低阈值nmos管m5的漏极、第三低阈值pmos管m8的栅极，使第二低阈值pmos管m2导通；随着电源电压vdd逐步升高，基准电压v
ref
抬升至正常的输出值，第四低阈值pmos管m10的和第五低阈值nmos管m9令第五低阈值nmos管m14关断，使启动电路模块停止工作，完成启动步骤。
[0065]
进一步的，所述基准电压v
ref
的输出与流经第一低阈值nmos管m3和第一高阈值nmos管m4的电流相关，当流经第一低阈值nmos管m3和第一高阈值nmos管m4的电流随电源电压vdd的波动而产生波动时，v
ref
也会产生波动，根据第一低阈值nmos管m3的亚阈值斜率m3和第一高阈值nmos管m4的亚阈值斜率m4的差别得到的基准电压v
ref
为：
[0066][0067][0068]
其中，其中i
load
为流过第一低阈值nmos管m3和第一高阈值nmos管m4的电流，通过采用第二低阈值nmos管m5堆叠在第三低阈值nmos管m6上的方式，能够减小电源电压vdd对第三低阈值nmos管m6的漏源电压v
ds6
产生的扰动，从而得到相对稳定的偏置电流i
bias
。
[0069]
进一步的，所述相对稳定的偏置电流i
bias
复制给第一低阈值pmos管m1后得到的i
load
会由于第一低阈值pmos管m1带有的dibl效应而产生波动，采用第四低阈值nmos管m7和第三低阈值pmos管m8反向利用dibl效应的方法能够有效削弱第一低阈值pmos管m1的dibl效应，从而削弱i
load
的变化，达到优化线性灵敏度的目的。
[0070]
进一步的，所述优化线性灵敏度的过程具体为：电源电压vdd变化δvdd时，第一低阈值pmos管m1的漏源电压v
ds1
变化引起的电流波动δi1与δvdd的变化方向一致，而第一低阈值pmos管m1的栅源电压v
gs1
变化引起的电流波动δi2与δvdd的变化方向相反，通过第四低阈值nmos管m7和第三低阈值pmos管m8能够使第一低阈值pmos管m1的栅源电压v
gs1
随电源电压vdd反向变化，使得δi1和δi2二者叠加后削弱i
load
的变化，达到优化灵敏度的目的。
[0071]
进一步的，所述第四低阈值nmos管m7和第三低阈值pmos管m8的作用具体为：第四低阈值nmos管m7的栅极和漏极短接组成二极管连接型，用于将电流转换为电压，在电源电压vdd升高时，流经第三低阈值pmos管m8的电流急剧增加，使四低阈值nmos管m7的栅源电压v
gs7
快速上升，当v
gs7
的上升速度大于基准电压v
ref
的上升速度时，第三低阈值nmos管m6的漏源电压v
ds6
会一直下降，从而导致第二低阈值pmos管m2的栅源电压v
gs2
，即第一低阈值pmos管m1的栅源电压v
gs1
随着电源电压vdd的升高而下降，通过补偿作用削弱了i
load
随电源电压vdd的波动引起的变化。
[0072]
实施例2
[0073]
基于上述实施例1，结合图2，本实施例详细阐述优化线性灵敏度的原理。
[0074]
在一个具体的实施例中，如图2所示，图中正负号表示变量的变化方向，r
ds
代表m1管漏极和源极之间的等效阻抗。δi1表示m1管由于栅源电压v
gs1
变化引起的电流波动，δi2表示m1管漏源电压v
ds1
变化引起的电流波动。当电源电压vdd变化δvdd时，δi2同δvdd的变化方向一致，而δi1相比δi2反向变化，两者叠加后使得δi
load
变小，流经m3管和m4管的电流i
load
更加稳定。
[0075]
要使δi1相比δi2反向变化，则m1的v
gs1
也要随vdd反向变化，这需要借助晶体管m7和m8来实现。m8管是一个沟道长度较短的晶体管，因此其dibl效应非常明显，m7管的栅极和漏极短接组成二极管连接型，用于将电流转换为电压。
[0076]
在一个具体的实施例中，电源电压vdd升高时，此时m8的电流剧烈增加，因此会使得m7的栅源电压v
gs7
快速上升，当其上升速度超过基准电压v
ref
时，电流源管m6的漏源电压v
ds6
会一直下降，因此m6管支路的电流同样也会下降并最终导致m2管的栅源电压v
gs2
，也即m1管的栅源电压v
gs1
会随着电源电压vdd的升高而下降。vdd下降时的分析方法同上面一样。该方法是反向利用了m8管的dibl效应，从而实现了v
gs1
随电源电压vdd反向变化，补偿了由于v
gs1
变化引起的电流波动，最终削弱了i
load
的变化。
[0077]
实施例3
[0078]
基于上述实施例1和实施例2，结合图3-图6，本实施例详细阐述优化灵敏度过程中m1管、m8管电流与电压随电源电压vdd变化的情况。
[0079]
在一个具体的实施例中，如图3和图4所示，引入晶体管m8后电流i
load
对电源电压vdd更加不敏感，斜率更小。
[0080]
在一个具体的实施例中，如图5所示，反向利用了m8管的dibl效应，使得m1管的电流i
load
更加稳定，基准的线性灵敏度得到了大幅度的降低，可以看到基准电压v
ref
几乎不受电源电压vdd的影响，vdd从0.65v变化到1.8v时，基准电压仅变化9.8μv，线性灵敏度为0.002％/v。
[0081]
在一个具体的实施例中，如图6所示，所有晶体管都工作在亚阈值区，最低工作电压为0.65v，常温下的功耗仅为530pw，实现了超低功耗的应用。
[0082]
附图中描述结构位置关系的图标仅用于示例性说明，不能理解为对本专利的限制。
[0083]
显然，本发明的上述实施例仅仅是为清楚地说明本发明所作的举例，而并非是对本发明的实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明权利要求的保护范围之内。