物理不可克隆功能器件、半导体器件及其操作方法与流程

1.本发明的实施例涉及物理不可克隆功能器件、半导体器件及其操作方法。


背景技术：

2.半导体集成电路(ic)行业产生各种模拟和数字器件，以解决许多不同领域中的问题。半导体工艺技术节点中的发展已逐渐减小组件尺寸并且收紧间距，导致晶体管密度逐渐增大。ic变得更小。
3.物理不可克隆功能(puf)是物理器件，对于给定的输入和条件(例如，质疑)，它输出物理定义的数字指纹响应，数字指纹响应用作唯一标识符。puf通常用于具有高安全性要求的应用，诸如密码学。


技术实现要素：

4.本发明的实施例提供了一种物理不可克隆功能(puf)器件，包括：第一反相器和第二反相器，所述第一反相器和所述第二反相器中的每个包括：公共栅极节点；和公共漏极节点，其中，所述第一反相器的所述公共漏极节点电连接至所述第二反相器的所述公共栅极节点；公共输出节点；第一电阻式存储器器件(rmd)，电连接至所述第一反相器的所述公共漏极节点和所述公共输出节点；以及第二电阻式存储器器件，电连接至所述第二反相器的所述公共漏极节点和所述公共输出节点。
5.本发明的另一实施例提供了一种半导体器件，包括：m个反相器，m是正整数，所述m个反相器串联电连接；以及(m-1)对电阻式存储器器件(rmd)，其中，所述m个反相器的第一反相器电连接至第一节点，所述第一节点电连接至所述(m-1)对电阻式存储器器件的第一对电阻式存储器器件的第一电阻式存储器器件和所述m个反相器的第二反相器，并且在所述m个反相器的所述第一反相器之后的每个反相器与所述(m-1)对电阻式存储器器件的一对电阻式存储器器件并联电连接。
6.本发明的又一实施例提供了一种操作半导体器件的方法，所述方法包括：在第一编程操作中设置一对电阻式存储器器件(rmd)的第一电阻式存储器器件；在第二编程操作中设置所述一对电阻式存储器器件的第二电阻式存储器器件；在第三编程操作中随机重置所述第一电阻式存储器器件或所述第二电阻式存储器器件中的一个；以及对所述一对电阻式存储器器件执行读取操作。
附图说明
7.在附图中通过示例而不是限制地示出了一个或多个实施例，其中，具有相同参考数字符号的元件在全文中表示相同的元件。除非另有公开，否则附图未按比例绘制。
8.图1是根据一些实施例的集成电路(ic)的框图。
9.图2a、图2b和图2c是根据一些实施例的ic的示意图。
10.图3a、图3b、图3c和图3d是根据一些实施例的ic的示意图。
11.图4a、图4b和图4c是根据一些实施例的ic的示意图。
12.图4d是根据一些实施例的ic的示意图。
13.图5是根据一些实施例的操作半导体器件的方法的流程图。
14.图6是根据一些实施例的制造半导体器件的方法的流程图。
具体实施方式
15.以下公开内容公开了用于实现主题的不同特征的许多不同的实施例或示例。下面描述了组件、材料、值、步骤、操作、布置等的具体示例以简化本发明。当然，这些仅是示例而不旨在限制。预期其他组件、值、操作、材料、布置等。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成附加部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本发明可以在各个示例中重复参考数字和/或字母。该重复是用于简单和清楚的目的，并且其本身不指示讨论的实施例和/或配置之间的关系。
16.为了便于描述，本文中可以使用诸如“在
…
下方”、“在
…
下面”、“下部”、“在
…
之上”、“上部”等的空间相对术语，以描述如图中所示的一个元件或部件与另一元件或部件的关系。除了图中所示的方位外，空间相对术语旨在包括器件在使用或操作工艺中的不同方位。装置可以以其它方式定位(旋转90度或在其它方位)，并且在本文中使用的空间相对描述符可以同样地作相应地解释。在一些实施例中，术语“标准单元结构”是指包括在各种标准单元结构的库中的标准化构建块。在一些实施例中，各种标准单元结构从它的库中选择并且用作表示电路的布局图中的组件。
17.在各个实施例中，半导体器件包括puf，puf包括串联连接的两个反相器、耦合在第一反相器的输出和输出节点之间的第一电阻式存储器器件(rmd)以及耦合在第二反相器的输出和输出节点之间的第二rmd。单个puf(也称为puf单元)或包括多个puf单元的阵列从而能够用于随机编程操作和受控编程操作。
18.在随机编程操作中，半导体器件配置为通过在第一写入操作和第二写入操作中将第一编程电压和参考电压的组合施加至输出节点和第一反相器的输入来将两个rmd设置为初始编程状态，以及在第三写入操作中重置第一rmd或第二rmd，通过将第二编程电压施加至第一反相器的输入同时使输出节点浮置来随机确定第一rmd或第二rmd。
19.在受控编程操作中，半导体器件配置为通过在单个写入操作中将参考电压或第三编程电压施加至第一反相器的输入并且将第四编程电压施加至输出节点来将第一rmd和第二rmd设置为相反的编程状态，第四编程电压的电压电平在参考电压和第三编程电压的电压电平之间。
20.如下文关于各个实施例所讨论的，半导体器件从而包括能够提供一个或多个puf签名和/或生成一个或多个随机信号或数字的可重新配置的puf单元或阵列。
21.图1是根据一些实施例的ic 100的框图。ic 100包括半导体器件102，半导体器件102包括puf 104。
22.ic 100称为芯片或微芯片，并且是半导体材料的一个小平片(例如，晶圆、芯片或衬底)上的电子电路的集合或半导体器件，半导体材料通常是硅或在本发明的预期范围内的其他合适的材料。ic 100支持集成到芯片中的一个或多个金属氧化物半导体场效应晶体
管(mosfet)，诸如半导体器件102；然而，其他合适的晶体管和电子组件在本发明的预期范围内。ic 100电连接至、结合或容纳一个或多个半导体器件，诸如半导体器件102。
23.半导体器件102是电子组件或成组的电子组件，电子组件配置为将一种或多种半导体材料(例如，硅、锗或砷化镓，以及有机半导体或本发明的预期范围内的其他合适的材料)的电子特性用于它的功能，诸如puf 104。
24.puf(例如，puf 104)的不可克隆性意味着带有puf的每个ic具有将质疑映射到响应的唯一且不可预测的方式，即使当ic之间的设计和布局完全相同并且利用相同的工艺制造时。施加的刺激称为质疑，并且响应是puf的反应。质疑及其相应的响应一起形成质疑-响应对(crp)。puf的身份是由微结构本身的特性建立的。这种器件可以抵抗欺骗攻击，因为这种结构不是由质疑-响应机制直接揭示的。
25.puf 104是包括微结构的ic器件，该微结构配置为唯一且不可预测地将质疑映射到响应，从而支持crp的随机性和不可预测性。在一些实施例中，puf 104是可重新配置的。在一些实施例中，puf 104配置为可重新配置的以改变puf 104的质疑或响应行为，而无需物理替换相关puf。在一些实施例中，puf 104是不可克隆的，因为每个ic(诸如具有puf(诸如puf 104)的ic 100)具有将质疑映射到响应的唯一且不可预测的方式，即使当ic之间的设计和布局完全相同并且利用相同的工艺制造时。puf 104的质疑/响应行为是可配置的，因为puf 104的质疑/响应行为不是固定的，但是唯一性保留在制造的硬件中并且在不改变硬件的情况下可修改。
26.在一些实施例中，包括半导体器件102的ic 100包括puf 104的一个或多个实例，这些实例包括下面关于图2a至图2c讨论的puf 204。在一些实施例中，puf 104的实例包括下面关于图3a至图3d讨论的puf 304。在一些实施例中，如下面关于图4a至图4d讨论的，puf 104的实例包括配置为用于随机信号生成和时间采样的puf 404a-404f。
27.图2a、图2b和图2c是根据一些实施例的ic 200的示意图。ic 200是ic 100的示例并且包括作为半导体器件102的示例的半导体器件202，并且包括作为puf 104的示例的puf 204。半导体器件202配置为执行图2a和图2b中所示的写入操作和图2c中所示的读取操作。
28.puf 204包括在x轴上延伸的两个反相器208a和208b。反相器208a和208b在节点210a和210c处电连接。节点210a是p型金属氧化物半导体(pmos)晶体管212a和n型金属氧化物半导体(nmos)晶体管214a的公共漏极节点。pmos晶体管212a和nmos晶体管214a还共享电连接至输入216a的节点210b处的公共栅极节点。在一些实施例中，输入216a配置为承载编程电压(vpp)、处于或接近接地的电源、低于接地的电势、重置一个或多个rmd的擦除电压(vee)或读取一个或多个rmd的值的读取电压(v
in
)中的一个或多个。其他合适的电压在本发明的预期范围内。一对rmd 209包括电连接至反相器208a的节点210a的rmd 220a和电连接至反相器208b的节点210d的rmd 220b。公共输出节点210e电连接rmd 220a和220b。
29.反相器208a和208b在pmos晶体管212b和nmos晶体管214b的公共栅极节点(节点210c)处电连接。pmos晶体管212b和nmos晶体管214b还共享节点210d，公共漏极节点。nmos晶体管214a和214b中的每个电连接至接地节点218。在一些实施例中，nmos晶体管214a和214b中的每个电连接至电源(vss)，电源(vss)处于或接近接地、电势低于接地、电势低于输入216a处的编程电压(vpp)、零电压或负电压或在本发明的预期范围内的其他合适的电压。pmos晶体管212a和212b中的每个电连接至电源节点216b。在一些实施例中，电源节点216b
配置为承载漏极电压(vdd)(图2c)，漏极电压(vdd)处于或接近pmos晶体管212a和212b的操作电压、正电压或本发明的预期范围内的其他合适的电压。
30.在操作中，反相器208a和208b在相应的节点210a和210d处生成输出电压。节点210a和210d处的输出电压与节点210b和210c处的输入电压的逻辑电平相反。例如，当节点210b处的输入电压为高(例如，1位或vpp)时，节点210a处的输出电压为低(例如，0位、0v或接地)，节点210c处的输入电压为低(例如，0位、0v或接地)，并且节点210d处的输出电压为高(例如，1位或vpp)。
31.反相器208a和208b中的每个使用连接至单个pmos晶体管212a、212b的单个nmos晶体管214a、214b来构建。在一些实施例中，nmos晶体管214a、214b通过电阻器连接以实现反相功能。在一些实施例中，反相器构建有电阻器-晶体管逻辑(rtl)、晶体管-晶体管逻辑(ttl)配置或本发明的预期范围内的其他合适的配置中的双极结晶体管(bjt)。在一些实施例中，反相器构建有rmd-晶体管逻辑中的晶体管。
32.在一些实施例中，反相器208a和208b在对应于逻辑0或1(例如，二进制低和高)的节点210b和210c处输入的固定电压电平下操作。在一些实施例中，反相器208a和208b用作在两个电压电平之间交换的逻辑门。在一些实施例中，实施确定实际电压。
33.rmd 220a和220b电连接至节点210a和210d。rmd 220a和220b是成对的，并且一对rmd 209与反相器208b并联电连接。在一些实施例中，反相器208a、第一反相器或电连接至输入216a的反相器是不与rmd209的相应对并联的反相器。即，第一反相器(诸如反相器208a)的输出(诸如节点210a处的输出)是第一对rmd 209的输入，第一对rmd 209与第二反相器(诸如反相器208b)并联。在一些实施例中，第一反相器208a与rmd 209的相应对并联连接。一对rmd 209在节点210e处连接在一起。在一些实施例中，节点210e配置为承载编程电压(vpp)以编程一个或多个rmd、大于零但小于vpp的电源、零或接地、等于或小于v
in
的电压或本发明的预期范围内的其他合适的电压。
34.rmd(例如，rmd 220a或220b)是非易失性存储器(nvm)器件，nvm器件包括可控制的一个或多个电阻元件以具有对应于高电阻值和低电阻值(或值范围)的第一物理状态和第二物理状态。高电阻值是大于第一阈值的那些值，而低电阻值是小于第二阈值的那些值，第二阈值小于或等于第一阈值。在一些实施例中，高电阻值和低电阻值对应于相应的高逻辑状态和低逻辑状态，例如，一和零。在一些实施例中，高低电阻值和低电阻值对应于相应的低逻辑状态和高逻辑状态。在一些实施例中，高电阻值与低电阻值的比率约等于或大于十。
35.在一些实施例中，rmd(例如，rmd 220a或220b)是单极存储器器件，其中，独立于施加的电压的极性，rmd能够被设置(或重置)为第一物理状态和第二物理状态中的每个。在一些实施例中，rmd(例如，rmd220a或220b)是双极存储器器件，其中rmd配置为基于施加的电压的第一极性而设置为第一物理状态，并且基于与第一极性相反的施加的电压的第二极性而设置为第二物理状态。
36.在图2a至图2c中描绘的实施例中，rmd 220a和220b中的每个是单极忆阻器器件，在一些实施例中也称为电阻式随机存取存储器(rram)器件。在各个实施例中，忆阻器包括一个或多个层，该一个或多个层包括一种或多种材料，例如，二氧化钛(tio2)、一种或多种聚合物、碳纳米管或其他合适的材料，忆阻器配置为可控制以具有高电阻值和低电阻值。
37.在图2a至图2c中描绘的实施例中，rmd 220a和220b中的每个是双端子器件。在一
些实施例中，rmd 220a和220b中的一个或两个具有多于两个端子，例如，是三端子器件，并且半导体器件202配置为使用一个或多个附加端子来控制rmd 220a和220b中的一个或两个，例如，在写入操作和/或读取操作期间。
38.图2a至图2c中描绘的rmd 220a和220b的取向是为了说明目的而提供的非限制性示例。在一些实施例中，rmd 220a和220b中的一个或两个具有不同于图2a至图2c中所描绘的那些的取向。在一些实施例中，rmd220a和220b是具有相反取向的双极rmd。
39.在一些实施例中，rmd 220a或220b中的一个或两个是除了单极忆阻器之外的rram，例如双极rram器件、相变存储器(pcm)器件、铁电隧道结(ftj)器件或磁隧道结(mtj)器件。
40.在一些实施例中，rram器件是一种nvm器件，配置为在对应于介电材料的电阻的高电阻值和低电阻值之间切换。在操作中，rram器件控制薄氧化物层中的缺陷，称为氧空位(氧已被去除的氧化物键位置)，使得电流电平在给定的电场强度下发生变化。
41.在一些实施例中，pcm(在一些实施例中也称为pcme、pram、pcram、双向统一存储器或硫属化物ram)器件是一种nvm器件，包括一种或多种材料(例如硫属化物玻璃)，配置为在操作中通过在非晶态和晶态之间切换来对电流通过加热元件产生的热量作出响应。
42.ftj器件是一种nvm器件，包括一种或多种铁电材料，铁电材料具有通过施加外部电场而可逆的电极化。在操作中，一种或多种铁电材料的极化对应于滞后效应，由此获得高电阻值和低电阻值。
43.mtj器件是一种nvm器件，包括由薄绝缘体分隔开的两个铁磁层，并且配置为使用隧道磁阻(tmr)在状态之间切换(其中两个层的磁化方向对准或垂直)，从而在操作中获得高电阻值和低电阻值。
44.在一些实施例中，通过设置/重置rmd 220a和220b的电阻值，将“非”(图2a)逻辑状态和“是”(图2b)逻辑状态写入至puf。在“非”逻辑状态中，puf 204从而配置为非门或反相器，其中输入信号被反相以在操作中生成输出信号，如下面讨论的。在“是”逻辑状态中，puf 204从而配置为“是”门或缓冲器，其中输入信号被维持以在操作中生成输出信号，如下面讨论的。在一些实施例中，包括相反状态的一对rmd 209从而配置为在操作中提供数据存储功能。
45.在图2a中所示的写入操作中，在“非”逻辑状态的设置/重置操作期间，输入216a和节点216b处的电压设置为vpp，并且节点210e处的电压v
x
设置为vpp和接地之间的值，使得节点210d处的电压为vpp，vpp大于节点210e处的电压v
x
。rmd 220b处的电场强度222b的方向是从节点210d朝向节点210e向上，电流在电场强度222b的方向上从节点210d流向210e，并且rmd 220b的电阻从r
l
更改为rh(例如，重置操作)。
46.继续图2a的示例，节点210a处的电压为0v，因为它是施加在节点210b(为vpp)处的反相信号。rmd 220a处的电场强度222a的方向是从节点210e向下到节点210a，电流在电场强度222a的方向上从节点210e流向节点210a，并且rmd 220a的电阻从rh更改为r
l
(例如，设置操作)。
47.在图2a中所示的实施例中，电压v
x
设置为vpp和接地之间的电平，配置为生成具有对应于设置操作和重置操作的值的电场强度222a和222b中的每个。在一些实施例中，rmd 220a和220b中的每个是单极rmd，并且电场强度222a大于(例如，两倍)或小于(例如，一半)
电场强度222b。在一些实施例中，rmd 220a和220b中的每个是双极rmd，并且电场强度222a约等于、大于或小于电场强度222b，并且设置操作和重置操作对应于具有与电场强度222a和222b的极性相反的极性的rmd 220a和220b。
48.在一些实施例中，如图2a中所示的电场强度222a和222b的方向和幅度用于将puf 204编程为“非”逻辑状态。在图2c中所示的读取操作中，在将puf 204编程为“非”逻辑状态的情况下，当输入216a处的输入为零或低时，基于从节点210a、通过rmd 220a、通过节点210e并且流回到节点210d的电流，节点210e处的输出电压vy为高。在一些实施例中，电压vy由等式(1)表示。
[0049]vy
＝v
in-(i
·r220a
)≈v
in
ꢀꢀꢀ
(1)
[0050]
在一些实施例中，由于rmd 220a的电阻为低r
l
，rmd 220a两端的电压降较小，并且因此210e处的电压vy基本上接近v
in
、大于零的电压或1位。在一些实施例中，v
in
小于vpp。在一些实施例中，v
in
比vpp小10倍。在一些实施例中，v
in
小于vpp，使得电场强度222a和222b不改变，因此改变rmd 220a、220b的电阻并且改变puf 204。
[0051]
在一些实施例中，当输入216a处的电压为v
in
或高时，节点210a处的电压为0，并且节点210d处的电压为v
in
。在一些实施例中，节点210e处的输出电压vy为0v或低，因为rmd 220b处的电阻为高。在一些实施例中，节点210e处的电压由等式(2)表示。
[0052]vy
＝v
in-(i
·r220b
)≈0
ꢀꢀꢀ
(2)
[0053]
在一些实施例中，rmd 220b两端的电压降接近于v
in
，并且因此，vy或节点210e几乎为零。
[0054]
在图2b中所示的写入操作中，在“是”逻辑状态的设置/重置操作期间，输入216a处的电压设置为0v，节点216b处的电压设置为vpp，并且节点210e处的电压v
x
设置为vpp和接地之间的值，使得节点210a处的电压为vpp，vpp大于节点210e处的电压v
x
。
[0055]
rmd 220a处的电场强度222a从节点210a定向到节点210e，电流在电场强度222a的方向上从节点210a流向节点210e。电流将rmd 220a的电阻从r
l
更改为rh，因为编程电压vpp高到足以改变rmd 220a的电阻。电场强度222b从节点210e定向到210d，并且rmd 220b的电阻从rh更改为r
l
。
[0056]
如图2b所示的电场强度222a和222b的方向和幅度将puf 204编程为“是”逻辑状态。在图2c中所示的读取操作中，在将puf 204编程为“是”逻辑状态的情况下，当输入216a处的v
in
为零或低电压时，节点210a处的电压为v
in
。在一些实施例中，节点210e处的输出电压vy为0v或低，因为rmd 220a处的电阻为高。在一些实施例中，电压vy由等式(3)表示。
[0057]vy
＝v
in-(i
·r220a
)≈0
ꢀꢀꢀ
(3)
[0058]
在一些实施例中，rmd 220a两端的电压降接近于v
in
，并且因此vy为零或接近于零。在一些实施例中，当输入216a处的电压为v
in
或高时，节点210a处的电压为零，并且节点210d处的电压为v
in
。由于rmd 220b处的电阻为低，rmd 220b两端的电压降较小，并且节点210e接近于v
in
或高。因此，对于“是”逻辑状态，在操作中，电压输入对应于电压输出，只是在缓冲器中稍有延迟。
[0059]
在图2b中所示的实施例中，电压v
x
设置为vpp和接地之间的电平，配置为生成具有对应于设置操作和重置操作的值的电场强度222a和222b中的每个。在一些实施例中，rmd 220a和220b中的每个是单极rmd，并且电场强度222a大于(例如，两倍)或小于(例如，一半)
电场强度222b。在一些实施例中，rmd 220a和220b中的每个是双极rmd，并且电场强度222a约等于、大于或小于电场强度222b，并且设置操作和重置操作对应于具有与电场强度222a和222b的极性相反的极性的rmd 220a和220b。
[0060]
在一些实施例中，反相器208a和208b位于晶体管层级或第一层级中。在一些实施例中，rmd 220a和220b位于第一层级上面的rmd层级或第二层级中。在一些实施例中，其他合适的配置在本发明的预期范围内，诸如rmd 220a和220b位于第一层级中以及反相器208a和208b位于第一层级上面的第二层级中。在一些实施例中，将附加反相器(诸如反相器208a和208b)以及rmd的附加对(诸如一对rmd 209)添加到现有的反相器208a和208b以及现有的一对rmd209(图3a)。在一些实施例中，在x轴上延伸的多行反相器在y轴上分隔开一段距离(图4a)。在一些实施例中，从多行反相器延伸的多对rmd位于第二层级、第三层级、第四层级和第n层级(其中n是非负整数)中(图4c)。在一些实施例中，多列反相器(例如，在第1层级、第3层级、第5层级和第n-1层级中，其中n是非负整数)电连接至位于第二层级、第四层级、第六层级和第n层级中的多对rmd(图4c)。在一些实施例中，具有多对rmd的多行反相器以垂直堆叠的方式位于具有多对rmd的其他多行反相器下方(见图4a)。
[0061]
通过以上讨论的配置，包括半导体器件202的ic 200包括puf 204，puf204能够被可控地编程为“非”和“是”逻辑状态。如下面关于图3a至图3d所讨论的，puf 204(例如，通过包括在puf 304中)还能够被随机编程为“非”或“是”逻辑状态中的一个。
[0062]
图3a、图3b、图3c和图3d是根据一些实施例的ic 300的示意图。ic 300是ic 100的示例并且包括作为半导体器件102的示例的半导体器件302，并且包括作为puf 104的示例的puf 304。半导体器件302配置为执行图3a至图3c中所示的写入操作以及图3d中所示的读取操作。
[0063]
在图3a至图3d中描绘的实施例中，puf 304包括分别对应于如上面关于图2a至图2c讨论的反相器208a和208b和成对的rmd 209的反相器308a-308e的阵列(反相器308的总集合)和成对的rmd 309a-309d。为了清楚起见，简化了反相器308的集合的描述。
[0064]
在一些实施例中，puf 304是单极4位阵列。在一些实施例中，puf 304是puf 204的示例，除了附加连接的反相器308c、308d和308e以及与附加反相器308c、308d和308e并联的附加对的rmd 309b、309c和309d。在一些实施例中，成对的rmd 309a、309c在z轴上延伸并且位于反相器308的集合的另一层或层级中。在一些实施例中，puf 304包括在x轴上延伸并且包括反相器308a、308b、308c、308d和308e的反相器308的集合。在一些实施例中，rmd 309b、309d在反相器308的集合的另一层或层级中在y轴和z轴上延伸。
[0065]
反相器308a电连接至写入线316a，写入线316a配置为用于编程puf 304，如下面详细讨论的。反相器308a还电连接至读取线316b，读取线316b配置为用于读取成对的rmd 309a、309b、309c和309d(以下称为成对的rmd 309)的状态或位，如下面详细讨论的。在一些实施例中，puf 304是双极4位阵列。
[0066]
反相器308的集合与和反相器308b、308c、308d和308e中的每个并联电连接的成对的rmd 309串联电连接。在各个实施例中，这对rmd 309中的每个rmd是单极或双极rmd，如上面关于图2a至图2c讨论的。
[0067]
在一些实施例中，如下所讨论的，成对的rmd 309内的每个rmd中的随机切换特性为puf 304产生随机性。在一些实施例中，随机是指由随机概率分布描述的性质。在一些实
施例中，虽然随机的和随机性是不同的，因为前者通常指的是建模方法，而后者通常指的是现象，但这两个术语可以互换使用。在一些实施例中，随机的过程进一步称为随机过程。
[0068]
在一些实施例中，执行两个写入操作或两个编程操作(与图2a和图2b的单个编程操作相反)以将成对的rmd 309中的每个rmd设置为低电阻r
l
。在一些实施例中，第一写入操作在图3a中示出。将编程电压vpp施加至写入线316a和每个输出节点310以将一对rmd 309的第一rmd设置为低电阻r
l
(设置操作)。在一些实施例中，将编程电压vpp施加至写入线316a以将每对rmd 309的单个rmd设置为r
l
，如指向要从rh改变为r
l
的rmd的每个虚线箭头所指示的。反相器308a、308c和308e的输出为0v或接近零伏。在一些实施例中，电连接至反相器308a、308c和308e的输出的每个rmd从rh设置为r
l
。在一些实施例中，电连接至反相器308b和308d的输出的每个rmd保持在rh或之前的状态，因为在反相器308b和308d的输出与输出节点310处的电压之间没有显著的电压差(例如，两者都是在编程电位vpp)。在一些实施例中，在反相器输出和输出节点310之间经历vpp或接近vpp的电压差的成对的rmd 309中的每个rmd具有从rh更改为r
l
的rmd的电阻。在一些实施例中，在反相器输出和输出节点310之间经历为零或接近零的电压差的成对的rmd 309中的每个rmd不具有更改的rmd的电阻。
[0069]
在一些实施例中，在图3b中示出了第二写入操作。在写入线316a处施加零伏并且将编程电压vpp施加至每个输出节点310以将每对rmd 309中的单个rmd设置为低电阻r
l
(例如，设置操作)。在一些实施例中，在图3b的写入操作中设置为低电阻的rmd为在参考图3a讨论的写入操作中不受影响的rmd。
[0070]
在一些实施例中，将0v施加至写入线316a以将每对rmd 309中的一个rmd的电阻更改(重新配置)为r
l
，如指向要从rh改变到r
l
的rmd的每个虚线箭头所指示的。反相器308b和308d的输出为0v或接近零伏。在一些实施例中，电连接至反相器308b和308d的输出的每个rmd从rh设置为r
l
。在一些实施例中，电连接至反相器308a、308c和308e的输出的每个rmd保持在r
l
或先前状态，因为在反相器308a、308c和308e的输出与输出节点310处的电压之间没有显著的电压差(例如，两者都处于编程电位vpp)。在一些实施例中，在反相器输出和输出节点310之间经历vpp或接近vpp的电压差的一对rmd 309中的每个rmd具有从rh更改为r
l
的rmd的电阻。在一些实施例中，在反相器输出和输出节点310之间经历为零或接近零的电压差的一对rmd 309中的每个rmd不具有更改的rmd的电阻。
[0071]
在一些实施例中，在设置每对rmd 309之后(例如，电阻从rh更改为r
l
)，将擦除电压vee施加至写入线316a，并且每个输出节点310允许浮置。从而将对应于擦除电压vee的反相器308的集合的连续反相器的电压输出施加至每对rmd 309a-309d中的rmd的串联连接。响应于施加的擦除电压vee，电流(由一对rmd 309c周围的箭头330的示例表示)流过每对rmd 309。
[0072]
因为基于制造变化的给定一对rmd 309的两个rmd是不相同的，所以施加的电压vee导致两个rmd中的第一个在两个rmd中的第二个重置为高电阻rh之前重置为高电阻rh。在一些实施例中，重置操作的随机性质是由于rmd的结构特征。例如，每个rmd都以随机结构变化制造，其中两个rmd中的第一个具有比两个rmd中的第二个更低的阈值电压，以便重置(例如，改变为高电阻rh)。
[0073]
因此，puf 304的位的编程状态基于每个rmd的物理微结构的唯一性。puf微结构基于制造期间引入的成对的rmd 309的随机物理因素。在一些实施例中，这些因素是不可预测
和不可控的，这使得复制或克隆该结构几乎是不可能的。在一些实施例中，puf 304从而配置为使得当物理刺激施加至puf 304时，由于刺激与成对的rmd 309的物理微结构的复杂相互作用，puf 304以不可预测的(但可重复的)方式反应。在一些实施例中，成对的rmd 309的微结构取决于制造期间引入的物理因素。在一些实施例中，puf 304从而具有由成对的rmd 309的性质建立的身份。在一些实施例中，puf 304从而抵抗欺骗攻击。
[0074]
在一些实施例中，一旦单个rmd重置为使得重置操作停止，通过给定对的rmd 309的电流显著减小。在一些实施例中，电流配置为重置每对rmd 309中的一个rmd。在一些实施例中，通过控制擦除电压vee来重置每对rmd 309中的单个rmd。在一些实施例中，通过控制擦除电压vee和将擦除电压vee施加至写入线316a的时间量来重置每对rmd 309的单个rmd。在一些实施例中，rh是1位，并且rl是0位，则一对rmd 309配置为用于(1,0)的1位表示。在一些实施例中，每对rmd 309配置为表示1或0的单个位。
[0075]
在图3d中所示的读取操作中，在将puf 304编程为随机逻辑状态的情况下，施加至puf 304的物理刺激导致puf 304由于读取线316b处的刺激(v
in
)与puf 304的物理微结构的相互作用而以不可预测的(但可重复的)方式反应。在一些实施例中，施加的刺激(v
in
)称为质疑，并且响应(在节点310处的输出)是puf 304的反应。质疑及其相应的响应一起形成crp。
[0076]
在一些实施例中，为了读取puf 304，当在读取线316b处向puf 304施加质疑(读取电压，v
in
)时，响应在输出节点310处。在一些实施例中，输出节点310的第一子集处于质疑电压(例如，v
in
或1)，并且输出节点310的第二子集为低(例如，处于0v或接近0v或0)。
[0077]
在一些实施例中，当质疑电压为0v或接近0v时，输出节点310的第一子集处于质疑电压(例如，0v)，并且输出节点310的第二子集为高(例如，处于v
in
或接近v
in
)。
[0078]
在一些实施例中，节点310处的输出提供随机4位响应(例如，0111、1011、1101、1110、1000、0100、0010或0001)，其中输出由每对rmd 309的哪个rmd从r
l
重新配置为rh来随机确定。puf 304中包括的位数是为了说明而提供的非限制性示例。在一些实施例中，puf 304包括少于或多于四个位。
[0079]
在一些实施例中，半导体器件302的puf 304的位是独立的并且从而能够如上面关于图2a至图2c讨论地可控地编程或如上讨论地随机编程。半导体器件302从而能够生成具有可选择数量的随机编程位和/或可控编程位的输出。
[0080]
在一些实施例中，半导体器件302配置为对puf 304执行顺序读取操作，其中顺序读取的位用于生成输出信号。由于位是随机的，输出信号从而配置为随机信号，并且基于每对rmd 309的随机rmd重置为rh，puf 304从而配置为的随机数发生器。
[0081]
图4a、图4b、图4c和图4d是根据一些实施例的ic 400的示意图。ic 400是ic 100的示例并且包括半导体器件402，该半导体器件402包括随机数发生器(rng)405。在一些实施例中，rng 405是半导体器件102的示例。rng 405包括puf阵列404a、404b、404c、404d和404e。puf阵列404a、404b、404c、404d和404e中的每个是puf 304的示例。
[0082]
rng 405包括若干puf阵列404a、404b、404c、404d和404e。在一些实施例中，puf阵列404a、404b、404c、404d和404e中的每个包括n个反相器408和(n-1)对rmd 409，其中n是正整数，其中每对rmd 409与除了第一反相器之外的反相器408并联，取而代之以成组的第二反相器408a开始。在一些实施例中，puf阵列404a、404b、404c、404d和404e包括不同数量的
反相器和不同数量的成对的rmd 409。其他合适的反相器和rmd配置在本发明的预期范围内。
[0083]
在图4a至图4d中描绘的各个实施例中，在如下讨论的施加输入416之前，puf阵列中的一些或全部(例如，puf阵列404a、404b、404c、404d或404e)是随机编程的，例如，如上面关于图3a至图3d讨论的。
[0084]
在一些实施例中，输入416是直流(dc)电压，例如电压vpp、电压vdd或接地电压，并且ic 400以如上关于图3a至图3d讨论的方式配置为如下讨论的三维(3d)随机数发生器。
[0085]
在一些实施例中，输入416是来自随机信号发生器(例如，以上关于图3a至图3d讨论的半导体器件302)的随机信号415，随机信号发生器随时间(例如，第一维度)产生随机信号415。在一些实施例中，puf阵列404e的第一rmd对409_a的输出通过导体430路由到puf阵列404a。在一些实施例中，puf阵列404e的第二rmd对409_b的输出通过导体432路由到puf阵列404b。在一些实施例中，puf阵列404e的第三rmd对409_c的输出通过导体434路由到puf阵列404c。在一些实施例中，puf阵列404e的第四rmd对409_d的输出通过导体436路由到puf阵列404d。
[0086]
在一些实施例中，输入416处的随机信号415被认为是第一级随机性(rdg)，并且基于通过puf阵列404a、404b、404c和404d的输出，在x轴上的来自puf阵列404e的输出被认为是第二级随机性。在一些实施例中，rng 405从而包括两级的随机数生成，第一随机生成基于随机信号生成器的时间，并且第二随机数生成基于puf阵列404a、404b、404c和404d在x轴上从puf阵列404e偏移。在一些实施例中，rng 405的随机性在puf 304上产生随机性(例如，时间、x)的第二维度(2d)。
[0087]
图4b是根据一些实施例的ic 400a的示意图。ic 400a是ic 100的示例并且包括作为rng 405的示例并且包括rng 407的半导体器件402a。rng 405包括上面关于图4a讨论的puf阵列404b和puf阵列404f。puf阵列404f是puf 304的示例。
[0088]
在一些实施例中，rng 407包括在z轴上与puf阵列404b分隔开的puf阵列404f。在一些实施例中，rng 407是rng 411(图4c)的puf阵列的子集。在一些实施例中，puf阵列404b在导体432处从已经通过二维随机性的成对的rmd 409_b接收输入。
[0089]
在一些实施例中，puf阵列404b的第一rmd对409_e的输出通过导体440路由到puf阵列404f。在一些实施例中，rng 405的puf阵列404a、404b、404c和404d中的每个将信号从它们相应的第一rmd对409_e输出到在z轴上偏移的另一个puf阵列(诸如puf阵列404f)。在一些实施例中，随机信号在z轴上从puf阵列404b到puf阵列404f的路由产生随机性(例如，时间、x、z)的第三维度(3d)。在一些实施例中，puf阵列404f的rmd对409_f、409_g、409_h和409_i的输出在y轴上通过导体442、444、446和448路由。在一些实施例中，包括puf阵列404f的半导体器件402a从而配置为产生随机性(例如，时间、x、y、z)的第四维度(4d)。在一些实施例中，半导体器件402a配置为基于rng 407中的随机性rdg的四级或四个维度来生成随机数，rng 407中的随机性rdg的四级或四个维度对应于与基于少于四级的随机数相比增大的熵。在一些实施例中，包括四维(4d)puf的半导体器件402a从而能够基于位置和时间(x、y、z、时间)连续输出随机数。
[0090]
图4c是根据一些实施例的ic 400b的示意图。ic 400b是ic 100的示例并且包括半导体器件402b，半导体器件402b包括rng 411和作为rng405的示例的rng 405a、405b、405c、
405d和405e。
[0091]
rng 405a、405b、405c、405d和405e在z方向上堆叠。rng 405a包括上面讨论的puf阵列404a、404b、404c、404d和404e的实例，并且rng 405b、405c、405d和405e中的每个包括puf阵列404a、404b、404c和404d的实例。
[0092]
rng 411包括层间电介质(ild)450、452、454、456和458的层级。每个ild 450、452、454、456和458包括rng 405a、405b、405c、405d或405e中的相应一个。在一些实施例中，rng 409对应于rng 405的多个实例，因为ild 450、452、454、456和458中的每个包括对应于rng 405的rng。在一些实施例中，rng 405b、405c、405d和405e不包括puf阵列404e。在一些实施例中，rng 411对应于rng 407的多个实例，因为ild 452、454、456和458中的rng 405b、405c、405d和405e电连接并且来自puf阵列404a、404b、404c和404d的输出输入到rng 405b、405c、405d和405e。
[0093]
puf阵列404a、404b、404c和404d中的每个中的第一对rmd 409_e的输出通过导体440电连接至ild 452中的rng 405b中的相应puf阵列404a、404b、404c和404d中的输入。rng 405a的puf阵列404a、404b、404c和404d中的每个中的第二对rmd 409_g的输出通过导体470电连接至ild 454中的rng 405c的相应puf阵列404a、404b、404c和404d中的输入。puf阵列404a、404b、404c和404d中的每个中的第三对rmd409_h的输出通过导体472电连接至ild 456中的rng 405d的相应puf阵列404a、404b、404c和404d中的输入。puf阵列404a、404b、404c和404d中的每个中的第四对rmd 409_i的输出通过导体474电连接至ild 458中的rng 405e的相应puf阵列404a、404b、404c和404d中的输入。
[0094]
在一些实施例中，来自rng 405a、405b、405c、405d和405e的输出460a、460b、460c和460d中的每个是16位随机数。在一些实施例中，rng 411嵌入在存储器阵列(例如，rram、pcm等)中。在一些实施例中，如上关于图3a至图3d讨论的，随机数的位数是可调整的。在一些实施例中，rng 411是64位rng，包括4个ild层452、454、456和458，其中来自输出460a、460b、460c和460d的每层并行输出16位。在一些实施例中，位的数量是可调整的。
[0095]
在一些实施例中，rng 411增大熵，这与其他方法相比提供增加的随机性并且产生更安全的puf。在一些实施例中，rng 411称为随机时间信号发生器。
[0096]
图4d是根据一些实施例的ic 400b的示意图。图4d描绘了ic 400b的非限制性示例的截面图，该ic 400b包括n个ild il1、il2、
…
iln，每个ild包括一对rmd 409。
[0097]
在图4d中描绘的实施例中，成对的rmd 409的铁磁材料内部的随机极化为puf应用产生随机的源。成对的rmd 409的rmd包括变化的极化强度，如极化箭头480所示。每对rmd 409具有不平衡极化，使得两个rmd中的一个rmd具有比两个rmd中的另一个rmd低的切换阈值。在一些实施例中，例如，如图3c所示，具有更少或更多极化箭头的rmd在随机编程操作期间从低电阻r
l
切换到更高电阻rh。在一些实施例中，在rmd的制造期间确定极化，从而根据以上讨论的实施例产生不可克隆puf或puf阵列。
[0098]
图5是根据一些实施例的操作半导体器件的方法500的流程图。方法500可与包括puf阵列的半导体器件一起使用，例如，以上关于图1至图4d讨论的半导体器件102、202、302、402、402a或402b中的一个。
[0099]
图5中描绘的方法500的操作的顺序仅用于说明；方法500的操作能够同时或以不同于图5描绘的顺序执行。在一些实施例中，在图5描绘的操作之前、之间、期间和/或之后执
行除了图5中描绘的那些之外的操作。在一些实施例中，方法500的操作是操作包括半导体器件的电路的方法的子集。在一些实施例中，方法500的一些或所有操作对应于crp。
[0100]
在操作502处，在第一编程操作中设置一对rmd的第一rmd。设置第一rmd包括将第一电压施加至串联连接的反相器，以及将第二电压施加至与串联连接的反相器中的反相器并联的这对rmd的公共节点。
[0101]
在一些实施例中，施加第一电压和第二电压包括施加与第一电压和第二电压相同的电压。在一些实施例中，将第一电压施加至串联连接的反相器以及将第二电压施加至一对rmd的公共节点包括在如上面关于图3a所讨论的写入线316a和节点310处施加电压vpp。
[0102]
在一些实施例中，在第一编程操作中设置第一rmd包括将第一rmd设置为上面关于图2a至图4d讨论的低电阻r
l
。
[0103]
在一些实施例中，设置该对rmd的第一rmd包括设置上面关于图2a至图4d讨论的一对rmd 209、309a-309d或409的rmd。
[0104]
在一些实施例中，该对rmd是多对rmd中的一对rmd，并且设置该对rmd中的第一rmd包括设置多对rmd中的每对rmd的第一rmd，例如，上面关于图3a至图3d讨论的成对的rmd 309a-309d或上面关于图4a至图4d讨论的成对的rmd 409。
[0105]
在操作504处，在第二编程操作中设置该对rmd的第二rmd。设置第二rmd包括将第三电压施加至串联连接的反相器以及将第二电压施加至该对rmd的公共节点。在一些实施例中，将第三电压施加至串联连接的反相器以及将第二电压施加至该对rmd的公共节点包括在写入线316a处施加接地或0v电压以及在节点310处施加电压vpp，如上面关于图3a讨论的。
[0106]
在一些实施例中，在第二编程操作中设置第二rmd包括将第二rmd设置为上面关于图2a至图4d讨论的低电阻r
l
。
[0107]
在一些实施例中，设置该对rmd的第二rmd包括设置上面关于图2a至图4d讨论的一对rmd209、309a-309d或409的rmd。
[0108]
在一些实施例中，该对rmd是多对rmd中的一对rmd，并且设置该对rmd中的第二rmd包括设置多对rmd中的每对rmd的第二rmd。例如，上面关于图3a至图3d讨论的成对的rmd 309a-309d或上面关于图4a至图4d讨论的成对的rmd 409。
[0109]
在一些实施例中，操作502或504中的一个或两个还包括将另一对rmd的两个rmd编程为相反的设置，例如，如上面关于一对rmd 209和图2a至图2c所讨论的。
[0110]
在操作506处，在第三编程操作中随机重置一对rmd的第一rmd或第二rmd。随机重置第一rmd或第二rmd包括将第四电压施加至串联连接的反相器以及使一对rmd的公共节点浮置。在一些实施例中，将第四电压施加至串联连接的反相器以及使该对rmd的公共节点浮置包括在写入线316a和浮置节点310处施加擦除电压vee，如上面关于图3a讨论的。
[0111]
在一些实施例中，在第三编程操作中随机重置第一rmd或第二rmd包括将第一rmd或第二rmd重置为上面关于图2a至图4d讨论的高电阻rh。
[0112]
在一些实施例中，随机重置第一rmd或第二rmd包括重置上面关于图2a至图4d讨论的一对rmd 209、309a-309d或409的rmd。
[0113]
在一些实施例中，该对rmd是多对rmd中的一对rmd，并且随机重置第一rmd或第二rmd包括重置多对rmd的每对rmd的第一rmd或第二rmd，例如，上面关于图3a至图3d讨论的成
对的rmd 309a-309d或上面关于图4a至图4d讨论的成对的rmd 409。
[0114]
在操作508处，对该对rmd执行读取操作。执行读取操作包括将第五电压施加至串联连接的反相器以及测量该对rmd的公共节点处的电压。在一些实施例中，将第五电压施加至串联连接的反相器以及测量该对rmd的公共节点处的电压包括如上面关于图2a至图2c讨论的在输入216a处施加电压v
in
以及测量节点210e处的电压，或如上面关于图3a讨论的在写入线316a处施加电压v
in
以及测量节点310中的一个处的电压vy。
[0115]
在一些实施例中，测量该对rmd的公共节点处的电压包括测量上面关于图2a至图4d讨论的一对rmd209的节点210e、一对rmd309a-309d的节点310或一对rmd 409的公共节点处的电压。
[0116]
在一些实施例中，该对rmd是多对rmd中的一对rmd，并且测量该对rmd的公共节点处的电压包括测量多对rmd的每对rmd的公共节点处的电压，例如上面关于图3a至图3d讨论的成对的rmd 309a-309d或上面关于图4a至图4d讨论的成对的rmd 409。
[0117]
在操作510处，在一些实施例中，输出随机数。输出随机数包括基于读取操作输出随机数。在一些实施例中，输出随机数包括从puf阵列输出随机数。在一些实施例中，从puf阵列输出随机数包括从上面关于图3a至图3d讨论的puf 304或上面关于图4a至图4d讨论的rng 405、407和/或411输出随机数。
[0118]
在操作512处，在一些实施例中，输出随机信号。输出随机信号包括基于顺序执行读取操作来输出随机信号。在一些实施例中，输出随机信号包括从puf阵列输出随机信号。在一些实施例中，从puf阵列输出随机信号包括从上面关于图3a至图3d讨论的puf 304或上面关于图4a至图4d讨论的rng 405、407和/或411输出随机信号。
[0119]
通过执行方法500的一些或全部操作，随机编程和读取一对rmd中的rmd，从而实现上面关于ic 100-400讨论的益处。
[0120]
图6是根据一些实施例的制造半导体器件的方法600的流程图。方法600可操作以形成包括puf阵列的半导体器件，例如，以上关于图1至图4d讨论的半导体器件102、202、302、402、402a或402b中的一个。在一些实施例中，方法600的操作是形成半导体晶圆或管芯的方法的操作的子集。
[0121]
在一些实施例中，方法600的操作以图6中描绘的顺序执行。在一些实施例中，方法600的操作以与图6中描绘的顺序不同的顺序执行。在一些实施例中，在方法600的操作之前、期间、之间和/或之后执行一个或多个附加操作。
[0122]
在操作602处，在一些实施例中，接收部分处理的半导体晶圆。接收部分处理的半导体晶圆包括接收衬底，衬底包括硅和/或一种或多种其他合适的半导体材料。
[0123]
在操作604处，在第一ild中构建第一puf阵列。构建第一puf阵列包括在第一ild中构建第一puf阵列，第一ild为部分处理的半导体晶圆的ild(例如，第一或更高ild)。
[0124]
在部分处理的半导体晶圆的第一ild中构建第一puf阵列包括构建第一多个反相器和第一多对rmd，例如，配置为如上面关于图1至图4d讨论的那样操作的反相器208、308a-308e或408以及成对的rmd209、309a-309d或409。
[0125]
在一些实施例中，在第一ild中构建第一puf阵列包括在上面关于图4a至图4d讨论的ild il1中构建第一puf阵列。
[0126]
构建第一puf阵列包括执行第一多个制造操作，例如，光刻、扩散、沉积、蚀刻、平坦
化或适合于在第一ild中构建第一多个反相器和第一多对rmd的其他操作中的一个或多个。
[0127]
在操作606处，在一些实施例中，在第一ild上面的第二ild中构建第二puf阵列。在部分处理的半导体晶圆的第二ild中构建第二puf阵列包括构建第二多个反相器和第二多对rmd，例如，配置为如上面关于图1至图4d讨论的那样操作的反相器208、308a-308e或408以及成对的rmd209、309a-309d或409。
[0128]
在一些实施例中，在第二ild中构建第二puf阵列包括在上面关于图4a至图4d讨论的ild il2中构建第二puf阵列。在一些实施例中，在第二ild中构建第二puf阵列包括在第二ild上面的一个或多个ild中构建一个或多个附加puf阵列，例如，上面关于图4a至图4d讨论的ild il3-il5。
[0129]
构建第二puf阵列包括执行第二多个制造操作，例如，光刻、扩散、沉积、蚀刻、平坦化或适合于在第二ild中构建第二多个反相器和第二多对rmd的其他操作中的一个或多个。
[0130]
在操作608处，在一些实施例中，执行一个或多个附加制造操作。在一些实施例中，执行一个或多个附加制造操作包括执行一个或多个ic封装操作，例如，接合、包封或注入操作。在一些实施例中，执行一个或多个附加制造操作包括执行一个或多个半导体晶圆处理操作，例如，沉积、蚀刻或平坦化操作。
[0131]
通过执行方法600的一些或所有操作，制造包括位于第一ild中的puf阵列的半导体器件，从而实现上面关于ic 100-400讨论的益处。
[0132]
在一些实施例中，puf器件包括：第一反相器和第二反相器，第一反相器和第二反相器中的每个包括公共栅极节点和公共漏极节点，其中第一反相器的公共漏极节点电连接至第二反相器的公共栅极节点；公共输出节点；第一rmd，电连接至第一反相器的公共漏极节点和公共输出节点；以及第二rmd，电连接至第二反相器的公共漏极节点和公共输出节点。在一些实施例中，第一rmd和第二rmd中的每个包括忆阻器、rram器件、pcm器件、ftj器件或mtj器件。在一些实施例中，第一rmd和第二rmd中的每个包括单极rmd。在一些实施例中，第一rmd和第二rmd中的每个包括双极rmd。在一些实施例中，第一反相器和公共输出节点配置为在第一编程操作中接收相同的编程电压并且在第二编程操作中接收不同的编程电压。在一些实施例中，第一反相器配置为接收编程电压，并且公共输出节点配置为在随机编程操作中浮置。在一些实施例中，第一反相器配置为接收输入电压，并且公共输出节点配置为在读取操作中输出测量电压。
[0133]
在一些实施例中，半导体器件包括：m个反相器，m是正整数，m个反相器串联电连接；以及(m-1)对rmd，其中m个反相器中的第一反相器电连接至第一节点，第一节点电连接至(m-1)对rmd中的第一对rmd中的第一rmd和m个反相器中的第二反相器，并且在m个反相器中的第一反相器之后的每个反相器与(m-1)对rmd中的一对rmd并联电连接。在一些实施例中，半导体器件包括配置为编程(m-1)对rmd中的一个或多个rmd的写入线，该写入线电连接至m个反相器中的第一反相器的输入。在一些实施例中，半导体器件包括多个输出节点，其中每个输出节点将(m-1)对rmd中的相应对的rmd彼此电连接。在一些实施例中，rmd的相应对的第一rmd电连接至第一反相器输出、第二反相器输入和多个输出节点中的第一输出节点。在一些实施例中，rmd的相应对的第二rmd电连接至第二反相器输出、第三反相器输入和多个输出节点中的第一输出节点。在一些实施例中，半导体器件包括：半导体器件的第一层级，半导体器件的第一层级包括m个反相器和(m-1)对rmd，m个反相器是多个m个反相器中的
第一m个反相器，(m-1)对rmd是多个(m-1)对rmd中的第一(m-1)对rmd；以及半导体器件的第二层级，位于半导体器件的第一层级之上，半导体器件的第二层级包括：多个m个反相器中的第二m个反相器，第二m个反相器串联电连接；多个(m-1)对rmd中的第二(m-1)对rmd，第二(m-1)对rmd与除了第二m个反相器的第一反相器之外的第二m个反相器并联电连接，其中第二m个反相器的第一反相器的输入电连接至第一(m-1)对rmd中的rmd的相应对的输出节点。在一些实施例中，m个反相器是多个m个反相器中的第一m个反相器，(m-1)对rmd是多个(m-1)对rmd中的第一(m-1)对rmd，并且半导体器件包括：多个m个反相器中的第二m个反相器，第二m个反相器与第一m个反相器并联；以及多个(m-1)对rmd中的第二(m-1)对rmd，第二(m-1)对rmd与除了第二m个反相器的第一反相器之外的第二m个反相器并联电连接，其中第二m个反相器的第一反相器的输入电连接至第一(m-1)对rmd中的一对rmd的输出节点。
[0134]
在一些实施例中，一种操作半导体器件的方法包括：在第一编程操作中设置一对rmd的第一rmd，在第二编程操作中设置该对rmd的第二rmd，在第三编程操作中随机重置第一rmd或第二rmd中的一个，以及对该对rmd执行读取操作。在一些实施例中，在第一编程操作中设置第一rmd包括将第一电压施加至串联连接的反相器以及与串联连接的反相器中的反相器并联布置的该对rmd的公共节点，并且在第二编程操作中设置第二rmd包括将第二电压施加至串联连接的反相器并且将第一电压施加至该对rmd的公共节点。在一些实施例中，随机重置第一rmd或第二rmd包括将第三电压施加至串联连接的反相器以及使该对rmd的公共节点浮置。在一些实施例中，对该对rmd执行读取操作包括将第四电压施加至串联连接的反相器以及测量该对rmd的公共节点处的电压。在一些实施例中，该方法包括基于读取操作输出随机数。在一些实施例中，该方法包括基于顺序地执行读取操作输出随机信号。
[0135]
本领域普通技术人员容易地看出，一个或多个所公开的实施例实现了上述优点中的一个或多个。在阅读前述说明书之后，普通技术人员能够影响本文广泛公开的各种改变、等同物的替换和各种其他实施例。因此，在此授予的保护旨在仅受所附权利要求及其等同物中包含的定义的限制。