半导体结构及其制造方法与流程

技术特征：
1.一种半导体结构，其特征在于，包括：衬底；位于所述衬底上的有源区阵列以及隔离结构，所述有源区阵列包括若干沿第一方向延伸的错位排列的有源区，所述隔离结构包括在所述第一方向上相邻所述有源区之间的跨越区以及垂直所述第一方向上的错位相邻的所述有源区之间的邻近区；若干字线，所述字线包括穿过所述有源区且沿第二方向延伸的字线主体部、位于所述邻近区内并与所述字线主体部相连的第一凸部以及位于所述跨越区内的第二凸部和跨越部；其中，所述第二凸部与所述字线主体部相连，所述跨越部位于所述第二凸部远离所述字线主体部的一侧且与所述第二凸部相连，所述第二凸部在所述衬底表面的正投影面积与所述跨越部在所述衬底表面的正投影面积不同。2.根据权利要求1所述的半导体结构，其特征在于，在所述第一方向上，所述跨越部的宽度大于所述第二凸部的宽度；和/或者，在所述第二方向上，所述跨越部的宽度大于所述第二凸部的宽度。3.根据权利要求1所述的半导体结构，其特征在于，所述跨越部在所述衬底表面的正投影为椭圆形或者圆形。4.根据权利要求1所述的半导体结构，其特征在于，在垂直于所述衬底表面且平行于所述第二方向的方向上，所述跨越部的剖面形状包括矩形、梯形或u形。5.根据权利要求1所述的半导体结构，其特征在于，还包括：阻挡层，位于所述跨越部和所述第二凸部之间。6.根据权利要求1所述的半导体结构，其特征在于，所述第一凸部的长度和所述第二凸部的长度相同。7.根据权利要求1所述的半导体结构，其特征在于，所述第一凸部在所述衬底表面的正投影面积小于或等于所述第二凸部在所述衬底表面的正投影面积。8.根据权利要求1所述的半导体结构，其特征在于，所述第一凸部的长度大于所述第二凸部的长度且小于所述第二凸部和所述跨越部的长度之和。9.根据权利要求1所述的半导体结构，其特征在于，所述第二凸部和所述跨越部的导电材质不同。10.根据权利要求9所述的半导体结构，其特征在于，所述跨越部的电导率大于所述第二凸部的电导率。11.根据权利要求1所述的半导体结构，其特征在于，所述字线主体部、所述第一凸部以及所述第二凸部为一体化结构。12.根据权利要求1所述的半导体结构，其特征在于，还包括：填充结构，所述填充结构位于所述第二凸部与所述隔离结构之间。13.一种半导体结构的制造方法，其特征在于，包括：提供衬底；在所述衬底上形成有源区阵列以及隔离结构，所述有源区阵列包括若干沿第一方向延伸的错位排列的有源区，所述隔离结构包括在所述第一方向上相邻所述有源区之间的跨越区以及垂直所述第一方向上的错位相邻的所述有源区之间的邻近区；
形成字线，所述字线包括字线主体部、第一凸部、第二凸部和跨越部，所述字线主体部穿过所述有源区且沿第二方向延伸，所述第一凸部位于所述邻近区内并与所述字线主体部相连，所述第二凸部和所述跨越部均位于所述跨越区内，且所述第二凸部与所述字线主体部相连，所述跨越部位于所述第二凸部远离所述字线主体部的一侧且与所述第二凸部相连，所述第二凸部在所述衬底表面的正投影面积与所述跨越部在所述衬底表面的正投影面积不同。14.根据权利要求13所述的制造方法，其特征在于，形成所述跨越部的工艺步骤包括：在所述隔离结构的所述跨越区中形成第一沟槽；在所述第一沟槽的底部形成导电材料层；所述第一沟槽底部的所述导电材料层构成所述跨越部。15.根据权利要求14所述的制造方法，其特征在于，所述形成字线的步骤包括：在所述跨越部上形成填充剩余所述第一沟槽的填充层；形成沿所述第二方向延伸的穿过所述有源区、所述隔离结构以及所述填充层的字线主体开口、位于所述邻近区的所述隔离结构中的第一开口以及位于所述跨越区的所述填充层中的第二开口；在所述字线主体开口、所述第一开口和所述第二开口中填充字线材料层分别形成字线主体部、第一凸部以及第二凸部。16.根据权利要求15所述的制造方法，其特征在于，还包括：在所述字线主体部表面形成绝缘盖层，所述绝缘盖层的上表面与所述衬底的上表面齐平。17.根据权利要求15所述的制造方法，其特征在于，所述第二开口贯穿所述填充层且露出所述跨越部的部分顶部表面，所述字线主体开口在所述衬底上的正投影覆盖所述第二开口在所述衬底上的正投影。

技术总结
本发明实施例提供一种半导体结构及其制造方法，半导体结构包括：衬底；位于衬底上的有源区阵列及隔离结构，有源区阵列包括若干沿第一方向延伸的错位排列的有源区，隔离结构包括在第一方向上相邻有源区之间的跨越区以及垂直第一方向上的错位相邻的有源区之间的邻近区；若干字线，字线包括穿过有源区且沿第二方向延伸的字线主体部、位于邻近区内并与字线主体部相连的第一凸部以及位于跨越区内的第二凸部和跨越部；其中，第二凸部与字线主体部相连，跨越部位于第二凸部远离字线主体部的一侧且与第二凸部相连，第二凸部在衬底表面的正投影面积与跨越部在衬底表面的正投影面积不同。本发明实施例有利于提高半导体结构的性能。本发明实施例有利于提高半导体结构的性能。本发明实施例有利于提高半导体结构的性能。


技术研发人员：乔梦竹 郑悦文
受保护的技术使用者：长鑫存储技术有限公司
技术研发日：2021.06.01
技术公布日：2022/12/1