具有渐进式数据输出的软读取操作的制作方法

技术特征：
1.一种存储器设备，其包括：多个存储器单元；以及耦合到一个或多个衬底的逻辑，所述逻辑用于：响应于来自控制器的初始请求，从所述多个存储器单元中的存储器单元进行硬读取和软读取，其中，所述硬读取用于生成硬比特信息，并且所述软读取用于生成第一软比特信息和第二软比特信息；将所述硬比特信息发送到所述控制器；以及保留至少所述第二软比特信息而不向所述控制器发送。2.根据权利要求1所述的存储器设备，其中，所述逻辑还用于：检测来自所述控制器的后续请求；以及响应于所述后续请求，向所述控制器发送所述第二软比特信息。3.根据权利要求1所述的存储器设备，其中，所述逻辑还用于将所述第一软比特信息与所述硬比特信息一起发送到所述控制器。4.根据权利要求1所述的存储器设备，其中，所述软读取是5选通软读取或7选通软读取中的一种或多种。5.根据权利要求1所述的存储器设备，其中，所述逻辑还用于在所述硬比特信息被所述控制器处理的同时，将至少所述第二软比特信息本地存储在所述存储器设备上。6.根据权利要求1所述的存储器设备，其中，所述硬比特信息将经由共享总线发送到所述控制器。7.根据权利要求1至6中的任一项所述的存储器设备，其中，为了进行所述硬读取和所述软读取，所述逻辑还用于：将与所述存储器单元相关联的字线的电压保持在读取电压电平；以及将与所述存储器单元相关联的位线的电流与多个参考电流电平进行比较。8.一种存储器芯片控制器，其包括：一个或多个衬底；以及耦合到所述一个或多个衬底的逻辑，其中，所述逻辑至少部分地在可配置硬件逻辑或固定功能硬件逻辑中的一个或多个中实现，所述逻辑耦合到所述一个或多个衬底，用于：经由初始请求触发关于存储器设备中的存储器单元的硬读取和软读取，其中，所述硬读取用于生成硬比特信息并且所述软读取用于生成第一软比特信息和第二软比特信息；对所述硬比特信息进行第一错误校正；以及如果所述第一错误校正不成功，则发出针对至少所述第二软比特信息的后续请求。9.根据权利要求8所述的存储器芯片控制器，其中，耦合到所述一个或多个衬底的所述逻辑还用于对所述硬比特信息、所述第一软比特信息和所述第二软比特信息进行第二错误校正。10.根据权利要求9所述的存储器芯片控制器，其中，耦合到所述一个或多个衬底的所述逻辑还用于从共享总线获得所述硬比特信息、所述第一软比特信息和所述第二软比特信息。11.根据权利要求8所述的存储器芯片控制器，其中，耦合到所述一个或多个衬底的所述逻辑还用于从所述第一错误校正中排除所述第二软比特信息。
12.根据权利要求8所述的存储器芯片控制器，其中，所述第一错误校正还对所述第一软比特信息进行。13.根据权利要求8所述的存储器芯片控制器，其中，所述软读取是5选通软读取或7选通软读取中的一种或多种。14.根据权利要求8至13中的任一项所述的存储器芯片控制器，其中，耦合到所述一个或多个衬底的所述逻辑用于将所述硬比特信息本地存储在所述控制器上，直到从所述存储器设备接收到至少所述第二软比特信息。15.一种计算系统，包括：存储器芯片控制器，其包括第一逻辑，所述第一逻辑用于：经由初始请求触发硬读取和软读取，其中，所述硬读取用于生成硬比特信息并且所述软读取用于生成第一软比特信息和第二软比特信息，对所述硬比特信息进行第一错误校正，以及如果所述第一错误校正不成功，则发出针对至少所述第二软比特信息的后续请求；以及存储器设备，其包括多个存储器单元以及第二逻辑，所述第二逻辑用于：响应于所述初始请求，从所述多个存储器单元中的存储器单元进行所述硬读取和所述软读取，将所述硬比特信息发送到所述控制器；以及保留至少所述第二软比特信息而不向所述控制器发送直至接收到所述后续请求。16.根据权利要求15所述的计算系统，其中，所述第一逻辑用于对所述硬比特信息、所述第一软比特信息和所述第二软比特信息进行第二错误校正。17.根据权利要求15所述的计算系统，其中，所述第一逻辑用于从共享总线获得所述硬比特信息、所述第一软比特信息和所述第二软比特信息。18.根据权利要求15所述的计算系统，其中，所述第一错误校正还对所述第一软比特信息进行。19.根据权利要求15所述的计算系统，其中，为了进行所述硬读取和所述软读取，所述第二逻辑还用于：将与所述存储器单元相关联的字线的电压保持在读取电压电平，以及将与所述存储器单元相关联的位线的电流与多个参考电流电平进行比较。20.根据权利要求15至19中的任一项所述的计算系统，其中，所述软读取是5选通软读取或7选通软读取中的一种或多种。21.一种操作存储器设备的方法，所述方法包括：响应于来自控制器的初始请求，从多个存储器单元中的存储器单元进行硬读取和软读取，其中，所述硬读取生成硬比特信息并且所述软读取生成第一软比特信息和第二软比特信息，将所述硬比特信息发送到所述控制器，以及保留至少所述第二软比特信息而不向所述控制器发送。22.一种操作存储器芯片控制器的方法，所述方法包括：经由初始请求触发关于存储器设备中的存储器单元的硬读取和软读取，其中，所述硬读取生成硬比特信息并且所述软读取生成第一软比特信息和第二软比特信息，
对所述硬比特信息进行第一错误校正，以及如果所述第一错误校正不成功，则发出针对至少所述第二软比特信息的后续请求。23.一种包括用于执行根据权利要求21至22中任一项所述的方法的单元的装置。24.一种包括指令的计算机程序产品，所述指令在由处理器执行时，使所述处理器执行根据权利要求21至22中任一项所述的方法。

技术总结
一种具有渐进式数据输出的软读取操作的系统、装置和方法，其包括第一逻辑，所述第一逻辑用于：经由初始请求触发硬读取和软读取，其中，所述硬读取用于生成硬比特信息并且所述软读取用于生成第一软比特信息和第二软比特信息，对所述硬比特信息进行第一错误校正，以及如果所述第一错误校正不成功，则发出针对至少所述第二软比特信息的后续请求。此外，存储器设备技术可以包括多个存储器单元以及第二逻辑，所述第二逻辑用于：响应于所述初始请求，从所述多个存储器单元中的存储器单元进行所述硬读取和所述软读取，将所述硬比特信息发送到所述控制器，以及保留至少所述第二软比特信息而不向所述控制器发送直至接收到所述后续请求。求。求。


技术研发人员：A
受保护的技术使用者：英特尔公司
技术研发日：2022.05.09
技术公布日：2022/12/8