可变电阻式存储器装置及其形成方法与流程

1.本发明涉及一种可变电阻式存储器装置及其形成方法，且特别是涉及一种应用高功函数侧壁部分的可变电阻式存储器装置及其形成方法。


背景技术：

2.在半导体制作工艺的电路中，最基本的可变电阻式存储器是由上下两层金属电极以及中间一层过渡金属氧化物(transition metal oxide,tmo)所组成，主要的操作原理是利用过渡金属氧化物的阻值，会随着所加偏压改变而产生不同的阻值，而如何辨别内部存储的值，则由内部的阻值高低来做分别。


技术实现要素：

3.本发明提供一种可变电阻式存储器装置及其形成方法，其形成高功函数侧壁部分位于顶电极的侧壁以及硬掩模的侧壁，以直接连接上方的通孔，且能防止断路。
4.本发明提出一种可变电阻式存储器(resistive random-access memory,rram)装置，包含有一底电极、一电阻材料层、一高功函数层、一顶电极、一硬掩模以及高功函数侧壁部分。底电极、电阻材料层、高功函数层、顶电极以及硬掩模依序堆叠于一基底上。高功函数侧壁部分覆盖顶电极的侧壁，以及硬掩模的侧壁，因而构成一可变电阻式存储器单元。
5.本发明提出一种形成可变电阻式存储器装置的方法，包含有下述步骤。首先，依序沉积一底电极层、一电阻层、一高功函数材料层、一顶电极层以及一硬掩模层于一基底上。之后，图案化硬掩模层以及顶电极层，以形成一顶电极以及一硬掩模，并暴露出高功函数材料层。接续，图案化高功函数材料层，以形成一高功函数层，以及形成高功函数侧壁部分覆盖顶电极的侧壁以及硬掩模的侧壁。而后，图案化电阻层以及底电极层，以形成一电阻材料层以及一底电极，因而构成一可变电阻式存储器单元。
6.基于上述，本发明提供一种可变电阻式存储器装置及其形成方法，其依序堆叠一底电极、一电阻材料层、一高功函数层、一顶电极以及一硬掩模于一基底上，并形成高功函数侧壁部分位于顶电极的侧壁以及硬掩模的侧壁，因此本发明在硬掩模上方的一通孔未能直接接触顶电极时，可经由通孔物理性接触高功函数侧壁部分而防止断路发生。
附图说明
7.图1为本发明优选实施例中形成可变电阻式存储器装置的方法的剖面示意图；
8.图2为本发明优选实施例中形成可变电阻式存储器装置的方法的剖面示意图；
9.图3为本发明优选实施例中形成可变电阻式存储器装置的方法的剖面示意图；
10.图4为本发明优选实施例中形成可变电阻式存储器装置的方法的剖面示意图；
11.图5为本发明优选实施例中形成可变电阻式存储器装置的方法的剖面示意图；
12.图6为本发明优选实施例中形成可变电阻式存储器装置的方法的剖面示意图。
13.图7为本发明优选实施例中形成可变电阻式存储器装置的方法的剖面示意图；
14.图8为本发明另一优选实施例中可变电阻式存储器装置的剖面示意图。
15.主要元件符号说明
16.10：导电结构
17.110：介电层
18.120：底电极层
19.120a：底电极
20.130：电阻层
21.130a：电阻材料层
22.140：高功函数材料层
23.140a：高功函数层
24.140b、240：高功函数侧壁部分
25.140ba：底部
26.150：顶电极层
27.150a：顶电极
28.160：硬掩模层
29.160a：硬掩模
30.160aa、170a：顶部
31.170：间隙壁
32.180：通孔
33.p：光致抗蚀剂
34.s1、s2、s3、s4、s5、s6：侧壁
35.u：可变电阻式存储器单元
36.t：厚度
具体实施方式
37.图1～图7绘示本发明优选实施例中形成可变电阻式存储器装置的方法的剖面示意图。如图1所示，一介电层110位于一基底(未绘示)上。在本实施例中，介电层110为一氧化层，但本发明不以此为限。基底(未绘示)例如是一硅基底、一含硅基底(例如sic)、一三五族基底(例如gan)、一三五族覆硅基底(例如gan-on-silicon)、一石墨烯覆硅基底(graphene-on-silicon)、一硅覆绝缘(silicon-on-insulator，soi)基底或一含外延层的基底等半导体基底。在本实施例的图示中仅绘示可变电阻式存储器区。一导电结构10位于介电层110中，其中导电结构10可例如为钨或铜，用以电连接上方的可变电阻式存储器单元。
38.如图1所示，依序沉积一底电极层120、一电阻层130、一高功函数材料层140、一顶电极层150以及一硬掩模层160于介电层110上。形成一光致抗蚀剂p以图案化下方的材料层。在本实施例中，底电极层120以及顶电极层150包含氮化钽或氮化钛，而电阻层130包含金属氧化层，且金属氧化层较佳者可包含氧化铪或氧化钽，但本发明不以此为限。在一优选的实施例中，高功函数材料层140包含铱，用以在后续直接溅镀形成高功函数侧壁部分，但本发明不限于此。在本实施例中，硬掩模层160可包含一氧化物硬掩模。
39.如图1～图3所示，图案化硬掩模层160以及顶电极层150，以形成一顶电极150a以
及一硬掩模160a，并暴露出高功函数材料层140。详细而言，可先如图2所示，以光致抗蚀剂p图案化硬掩模层160，而形成硬掩模160a，并暴露出顶电极层150。随即，移除光致抗蚀剂p。然后，如图3所示，以硬掩模160a图案化顶电极层150，而形成顶电极150a，并暴露出高功函数材料层140。
40.如图4所示，图案化高功函数材料层140，以形成一高功函数层140a，以及形成高功函数侧壁部分140b覆盖顶电极150a的侧壁s1以及硬掩模160a的侧壁s2。在本实施例中，在图案化高功函数材料层140时，会同时再溅镀(re-sputtering)高功函数材料层140，以形成高功函数侧壁部分140b。因此，高功函数侧壁部分140b以及高功函数层140a包含相同材料。在较佳实施例中，高功函数侧壁部分140b以及高功函数层140a包含铱，其同时具有屏障及电极的功能。由于本实施例在蚀刻高功函数材料层140时溅镀(re-sputtering)高功函数材料层140而形成高功函数侧壁部分140b，高功函数侧壁部分140b以及高功函数层140a为一体成型。再者，高功函数侧壁部分140b因再溅镀(re-sputtering)而直接位于高功函数材料层140上，且在本实施例中高功函数侧壁部分140b以及高功函数层140a构成一u型剖面结构，但本发明不以此为限。高功函数侧壁部分140b会附着于顶电极150a的侧壁s1以及硬掩模160a的侧壁s2，故所形成高功函数侧壁部分140b以及高功函数层140a的剖面结构视顶电极150a以及硬掩模160a的剖面结构而定。
41.如图4～图5所示，继续图案化电阻层130以及底电极层120，以形成一电阻材料层130a以及一底电极120a，因而构成一可变电阻式存储器单元u。在本实施例中，电阻材料层130a的侧壁s3以及底电极120a的侧壁s4因蚀刻而切齐高功函数层140a的侧壁s5以及高功函数侧壁部分140b的侧壁s6。
42.以上，在优选的实施例中，图1～图5的步骤以原位(in-situ)进行，意即以原位(in-situ)图案化硬掩模层160、顶电极层150、高功函数材料层140、电阻层130以及底电极层120，以简化制作工艺并减少制作工艺污染。图案化的制作工艺中可在同制作工艺腔体中依制作工艺顺序个别调整腔体压力及机台偏压等制作工艺参数，以达到各层的预设需求。
43.在蚀刻高功函数材料层140并溅镀(re-sputtering)高功函数材料层140而形成高功函数侧壁部分140b的制作工艺步骤中，可通过调整溅镀角度及功率以改变所形成的高功函数侧壁部分140b的厚度。例如，图8绘示本发明另一优选实施例中可变电阻式存储器装置的剖面示意图。如图8所示，本发明可通过调整溅镀角度及功率，增厚高功函数侧壁部分240的一厚度t，从而增加与后续形成于上方的通孔的接触面积以降低接触阻抗，但本发明不以此为限。
44.以下为简化说明本发明，继续接续图5的步骤描述本实施例。如图6所示，形成间隙壁170，覆盖底电极120a的侧壁s4、电阻材料层130a的侧壁s3、高功函数层140a的侧壁s5以及高功函数侧壁部分140b的侧壁s6。在本实施例中，间隙壁170包含氮化硅间隙壁，但间隙壁170可为其他单层或多层结构。在较佳的实施例中，间隙壁170的顶部170a重叠高功函数侧壁部分140b的底部140ba，以避免漏电。
45.如图7所示，形成一通孔180，物理性接触高功函数侧壁部分140b。本发明是防止通孔180物理性接触硬掩模160a但未穿过硬掩模160a而接触顶电极150a时，可经由物理性接触高功函数侧壁部分140b电连接顶电极150a，如此本发明的结构可避免可变电阻式存储器单元u断路。通孔180穿过硬掩模160a的一顶部160aa的至少一部分。
46.综上所述，本发明提供一种可变电阻式存储器装置及其形成方法，其依序堆叠一底电极、一电阻材料层、一高功函数层、一顶电极以及一硬掩模于一基底上，并形成高功函数侧壁部分位于顶电极的侧壁以及硬掩模的侧壁，因此本发明在硬掩模上方的一通孔未能直接接触顶电极时，可经由通孔物理性接触高功函数侧壁部分而防止断路发生。
47.较佳者，本发明可在图案化一高功函数材料层用以形成高功函数层时，再溅镀(re-sputtering)高功函数材料层，以同时形成高功函数侧壁部分。更佳者，本发明可以原位(in-situ)图案化一硬掩模层、一顶电极层、一高功函数材料层、一电阻层以及一底电极层，以形成依序堆叠的底电极、电阻材料层、高功函数层、顶电极以及硬掩模。如此，可简化制作工艺并减少制作工艺污染。
48.以上所述仅为本发明的优选实施例，凡依本发明权利要求所做的均等变化与修饰，都应属本发明的涵盖范围。