记忆体装置、记忆体系统以及记忆体装置的制造方法与流程

技术特征：
1.一种记忆体装置，其特征在于，包含：多个记忆体单元，所述多个记忆体单元各自包括彼此串联耦合的一存取晶体管及一电阻器；其中所述多个记忆体单元的所述电阻器各自形成为设置于一基板上方的多个互连结构中之一；及其中所述多个记忆体单元的所述存取晶体管设置相对于一第一金属化层，该第一金属化层含有来自该基板的所述多个互连结构。2.如权利要求1所述的记忆体装置，其特征在于，其中所述多个记忆体单元各自包括一一次性可程序电熔丝。3.如权利要求1所述的记忆体装置，其特征在于，进一步包含多个第二金属化层，所述多个第二金属化层各自具有设置于所述存取晶体管与该第一金属化层之间的一对应多个互连结构。4.如权利要求3所述的记忆体装置，其特征在于，其中所述多个第二金属化层各自的所述多个互连结构中的至少之一将所述存取晶体管中的一或多者电性耦合至所述电阻器中的一对应者。5.一种记忆体系统，其特征在于，包含：一第一记忆体阵列，包括多个第一记忆体单元，其中所述多个第一记忆体单元各自包括一电阻器及一或多个存取晶体管，所述存取晶体管各自串联耦合至该电阻器；及多个第一控制电路，用以存取该第一记忆体阵列，其中所述多个第一控制电路各自包括一或多个控制晶体管；其中所述多个第一记忆体单元的所述存取晶体管垂直设置于所述多个第一记忆体单元的所述电阻器上方，且所述多个第一记忆体单元的所述电阻器垂直设置于所述多个第一控制电路的所述控制晶体管上方。6.如权利要求5所述的记忆体系统，其特征在于，进一步包含：一第二记忆体阵列，包括多个第二记忆体单元，其中所述多个第二记忆体单元各自包括一电阻器及串联耦合至该电阻器的一或多个存取晶体管；多个第二控制电路，用以存取该第二记忆体阵列，其中所述多个第二控制电路各自包括一或多个控制晶体管，其中所述多个第二记忆体单元的所述存取晶体管垂直设置于所述多个第二记忆体单元的所述电阻器上方，且所述多个第二记忆体单元的所述电阻器垂直设置于所述多个第二控制电路的所述控制晶体管上方，及其中该第一记忆体阵列及该第二记忆体阵列彼此横向设置，且所述多个第一控制电路及所述多个第二控制电路彼此横向设置。7.如权利要求6所述的记忆体系统，其特征在于，进一步包含多个字元线，所述多个字元线设置于所述多个第一记忆体单元的所述存取晶体管与所述多个第二记忆体单元的所述存取晶体管之间，其中所述多个第一控制电路用以通过所述多个字元线的一第一子集发送多个控制信号至所述多个第一记忆体单元，且所述多个第二控制电路用以通过所述多个字元线的一第二子集发送多个控制信号至所述多个第二记忆体单元。
8.如权利要求6所述的记忆体系统，其特征在于，其中所述多个第一记忆体单元及所述多个第二记忆体单元各自均包括一一次性可程序电熔丝。9.一种记忆体装置的制造方法，其特征在于，包含以下步骤：沿着一基板的一主表面形成多个控制晶体管；在所述多个控制晶体管上方形成一第一金属化层，其中该第一金属化层包括多个第一互连结构；及在该第一金属化层上方形成多个存取晶体管；其中所述多个第一互连结构各自串联耦合至所述多个存取晶体管中的至少一对应者，进而形成多个一次性可程序记忆体单元。10.如权利要求9所述的制造方法，其特征在于，进一步包含以下步骤：在所述多个控制晶体管与所述多个存取晶体管之间形成多个第二金属化层，所述多个第二金属化层各自包括多个第二互连结构；其中所述多个一次性可程序记忆体单元各自经由所述多个第二互连结构中的一或多者可操作地耦合至所述多个控制晶体管中的一或多个对应者。

技术总结
本揭示文件揭示了一种记忆体装置、记忆体系统以及记忆体装置的制造方法。该记忆体装置包括多个记忆体单元，记忆体单元中各自包括彼此串联耦合的存取晶体管与电阻器。记忆体单元的电阻器各自形成为设置于基板上方的多个互连结构中的一者。记忆体单元的存取晶体管设置相对于第一金属化层，此第一金属化层含有来自基板的多个互连结构。基板的多个互连结构。基板的多个互连结构。


技术研发人员：张盟昇 黄家恩 王奕
受保护的技术使用者：台湾积体电路制造股份有限公司
技术研发日：2022.08.01
技术公布日：2022/12/5