非易失性存储器装置、操作控制器和操作存储装置的方法与流程

非易失性存储器装置、操作控制器和操作存储装置的方法
1.本技术要求于2021年6月2日在韩国知识产权局提交的第10-2021-0071352号韩国专利申请的优先权的权益，该韩国专利申请的公开通过引用全部包含于此。
技术领域
2.本公开涉及一种非易失性存储器装置、用于控制非易失性存储器装置的控制器、包括非易失性存储器装置的存储装置和操作非易失性存储器装置的方法。


背景技术：

3.通常，广泛地使用了包括nand闪存的存储装置(诸如，固态驱动器(ssd)、存储器卡等)。nand闪存可以通过改变存储器单元的阈值电压来存储数据，并且可以使用预定的读取电压电平来读取数据。然而，随着存储器单元的阈值电压由于存储器单元的劣化而改变，可能发生读取故障。


技术实现要素：

4.本公开的一方面可以是提供一种用于改善数据可靠性的非易失性存储器装置、用于控制非易失性存储器装置的控制器、包括非易失性存储器装置的存储装置和操作非易失性存储器装置的方法。
5.根据本公开的一方面，一种操作存储装置的方法包括：根据来自主机的读取请求，对至少一条第一目标字线执行第一读取操作；确定根据第一读取操作的读取数据的第一错误位的数量是否大于第一参考值；当第一错误位的数量不大于第一参考值时，确定第一错误位的数量是否大于第二参考值；当第一错误位的数量大于第二参考值时，将与所述至少一条第一目标字线对应的字线信息存储在健康缓冲器中；对至少一条第二目标字线执行第二读取操作；确定根据第二读取操作的读取数据的第二错误位的数量是否大于第一参考值；当第二错误位的数量不大于第一参考值时，确定健康缓冲器是否为空；当健康缓冲器不为空时，使用存储在健康缓冲器中的字线信息来执行第三读取操作；以及确定根据第三读取操作的读取数据的第三错误位的数量是否大于第一参考值。
6.根据本公开的一方面，一种操作控制器的方法包括：根据来自主机的读取请求，将第一命令随机地发送到非易失性存储器装置；从非易失性存储器装置接收与第一命令对应的第一读取数据；确定第一读取数据的第一错误位的数量是否大于第一参考值；当第一错误位的数量不大于第一参考值时，确定第一错误位的数量是否大于第二参考值；当第一错误位的数量大于第二参考值时，将目标字线存储在健康缓冲器中；将第二命令周期性地发送到非易失性存储器装置；以及从非易失性存储器装置接收与第二命令对应的第二读取数据。
7.根据本公开的一方面，一种存储装置包括：多个存储器块，包括在各条位线与共源极线之间的至少两个串，所述至少两个串中的每个串包括串联连接在位线之一与共源极线之间的至少一个串选择晶体管、多个存储器单元和至少一个地晶体管。所述至少一个串选
择晶体管具有连接到串选择线的栅极。所述多个存储器单元中的每个存储器单元从与其对应的字线接收字线电压。所述至少一个地晶体管具有连接到地选择线的栅极。控制逻辑被配置为：响应于第一命令而对连接到所述多个存储器块之中的一个存储器块的第一字线的存储器单元执行至少一个片上谷搜索(ovs)读取操作，将所述至少一个ovs读取操作的检测信息输出到外部装置，响应于第二命令而执行与连接到第一字线的存储器单元连接的读取操作，并且将读取操作的读取数据输出到外部装置。
8.根据本公开的一方面，一种存储装置包括至少一个非易失性存储器装置。控制器控制所述至少一个非易失性存储器装置。控制器包括对操作所需要的数据进行存储的缓冲存储器。纠错电路纠正从所述至少一个非易失性存储器装置读取的数据的错误。处理器驱动多个健康检查单元。所述多个健康检查单元中的每个健康检查单元被配置为：控制所述至少一个非易失性存储器装置执行读取操作、机器学习操作或单元计数操作，以检查存储器单元的健康。缓冲存储器包括至少一个健康缓冲器，所述至少一个健康缓冲器共享与所述多个健康检查单元对应的健康信息。
9.根据本公开的一方面，一种操作存储装置的方法包括：周期性地执行与每个存储器块的固定目标字线对应的第一巡查读取操作；执行与除了固定目标字线之外的可变目标字线对应的第二巡查读取操作；以及当根据第一巡查读取操作或第二巡查读取操作的错误位的数量大于参考值时，对与该错误位的数量对应的存储器块执行回收操作。
10.根据本公开的一方面，一种非易失性存储器装置包括：存储器单元区，具有第一金属垫；以及外围电路区，具有第二金属垫，并且通过第一金属垫和第二金属垫竖直地连接。存储器单元区包括包含多个存储器块的存储器单元阵列，所述多个存储器块具有连接到多条字线和多条位线的多个存储器单元。外围电路区包括行解码器，行解码器在所述多条字线之中选择字线。外围电路区包括页缓冲器电路，页缓冲器电路具有连接到所述多条位线的多个页缓冲器。外围电路区包括控制逻辑，控制逻辑被配置为：通过控制引脚接收命令锁存使能(cle)信号、地址锁存使能(ale)信号、芯片使能(ce)信号、写入使能(we)信号、读取使能(re)信号和数据选通(dqs)信号，并且根据cle信号和ale信号在we信号的沿处锁存命令或地址，以执行第一后台读取操作和第二后台读取操作。控制逻辑被配置为：通过第一后台读取操作对连接到第一字线的存储器单元执行第一读取操作；通过第二后台读取操作对连接到第二字线的存储器单元周期性地执行第二读取操作；以及通过第二后台读取操作对连接到第一字线的存储器单元执行第三读取操作。
附图说明
11.从下面结合附图的详细描述，将更清楚地理解本公开的以上和其他方面、特征和优点。
12.图1是示出根据本公开的实施例的存储装置的示图。
13.图2是示出图1中示出的非易失性存储器装置的示图。
14.图3是示出根据本公开的实施例的存储器块的电路图的示图。
15.图4是示出根据本公开的实施例的控制器的示图。
16.图5a、图5b、图5c和图5d是概念性地示出根据本公开的实施例的共享健康缓冲器的示图。
17.图6是示出根据本公开的实施例的各种健康监视方法的示图。
18.图7是示出根据本公开的另一实施例的存储装置的操作的示图。
19.图8是示出根据本公开的另一实施例的存储装置的操作的示图。
20.图9是示出根据本公开的实施例的健康检查单元(hcu)的示图。
21.图10是示出根据本公开的实施例的回收管理单元的示图。
22.图11是示出根据本公开的另一实施例的存储装置的示图。
23.图12是示出根据本公开的实施例的存储装置的操作的流程图。
24.图13是示出根据本公开的另一实施例的存储装置的操作的流程图。
25.图14是示出根据本公开的实施例的存储装置的后台读取方法的梯形图。
26.图15是示出根据本公开的另一实施例的存储装置的后台读取方法的梯形图。
27.图16是示出根据本公开的另一实施例的存储装置的后台读取方法的梯形图。
28.图17是示出根据本公开的另一实施例的存储装置的示图。
29.图18是示出根据本公开的实施例的以c2c结构实现的非易失性存储器装置的示图。
具体实施方式
30.在下文中，本公开的内容将被清楚地和详细地描述至本公开的技术领域的普通技术人员可以使用附图来容易地实现本公开的程度。
31.通常，基于nand闪存的解决方案产品(诸如，固态驱动器(ssd)或通用闪存(ufs))可以配备有减缓由用户使用等导致的nand闪存的劣化的各种技术，以延长产品的寿命。这可以被统称为防御代码(defense code)。nand闪存的这样的劣化可能由工艺小型化和各种外部环境因素导致。nand闪存的劣化可能使读取数据中的错误位的数量增加。这可能使得难以通过纠错码(ecc)来恢复数据，从而使产品的可靠性劣化。防御代码的作用是最大程度地抑制由nand闪存的劣化导致的错误的增加，以帮助通过ecc的数据恢复。
32.防御代码可以被狭义地定义为软件恢复算法。防御代码可以通过解决方案产品中的固件被实现。此外，防御代码可以被更广义地定义，包括用于改善nand闪存单元的特性的算法、控制器中的ecc硬件知识产权(ip)等。通常，用于防止nand闪存的劣化的防御代码算法可以主要被划分为预防(prevention)技术和恢复技术。预防技术可以是用于抢先地保护nand闪存免于劣化的技术，包括垃圾收集(例如，块管理)、损耗均衡(例如，追求均匀的劣化)、读取回收(reclaim)(例如，通过预测和记录劣化程度对默认(default)进行预先阻止(pre-blocking))等。用于通过使用根据编程-擦除(pe)循环的可变参数来延长寿命的技术也可以被广义地分类为预防技术。恢复技术可以被定义为用于当在ecc电路中纠错失败时(当存在太多错误时)减少错误以纠正错误的技术，或者ecc电路纠正错误的技术。典型的恢复技术可以是用于当错误的数量由于不正确的读取电平而增加时将读取电平移动到最优位置以减少错误的数量的技术。
33.根据本公开的实施例的非易失性存储器装置、用于控制非易失性存储器装置的控制器、包括非易失性存储器装置的存储装置以及操作非易失性存储器装置的方法可以共享对由不同的防御代码监视的健康信息进行存储的缓冲存储器，并且可以在每种防御代码中使用缓冲存储器的健康信息，以改善数据的可靠性。
34.图1是示出根据本公开的实施例的存储装置的示图。参照图1，存储装置10可以包括至少一个非易失性存储器装置(或称为非易失性存储器)(nvm)100和控制器(cntl)200。
35.至少一个非易失性存储器装置100可以被实现为存储数据。非易失性存储器装置100可以是nand闪存、垂直nand闪存、或非(nor)闪存、电阻式随机存取存储器(rram)、相变随机存取存储器(pram)、磁阻随机存取存储器(mram)、铁电随机存取存储器(fram)、自旋转移矩随机存取存储器(stt-ram)等。此外，非易失性存储器装置100可以被实现为具有三维阵列结构。本公开可以应用于电荷存储层由导电浮栅形成的闪存存储器装置以及电荷存储层由绝缘膜形成的电荷捕获闪存(ctf)存储器装置。在下文中，为了便于描述，非易失性存储器装置100将被称为(或被描述为)垂直nand(vnand)闪存装置。
36.此外，非易失性存储器装置100可以被实现为包括多个存储器块blk1至blkz(其中，z是等于或大于2的整数)以及控制逻辑150。多个存储器块blk1至blkz中的每个可以包括多个页page 1至page m(其中，m是等于或大于2的整数)。多个页page 1至page m中的每个可以包括多个存储器单元。多个存储器单元中的每个可以存储至少一个位。
37.控制逻辑150可以从控制器(cntl)200接收命令和地址，并且可以被实现为在与地址对应的存储器单元中执行与接收的命令对应的操作(例如，编程操作、读取操作、擦除操作等)。
38.控制器(cntl)200可以通过发送控制信号(例如，命令锁存使能(cle)信号、地址锁存使能(ale)信号、芯片使能(ce)信号、写入使能(we)信号、读取使能(re)信号等)的多个控制引脚连接到至少一个非易失性存储器装置100。此外，控制器(cntl)200可以被实现为使用控制信号(cle信号、ale信号、一个或多个ce信号、we信号、re信号等)来控制非易失性存储器装置100。例如，非易失性存储器装置100可以根据cle信号和ale信号在we信号的沿(edge)处锁存命令(cmd)或地址(add)，以执行编程操作、读取操作或擦除操作。例如，在读取操作期间，芯片使能(ce)信号被激活，cle信号在命令发送间隔期间被激活，ale信号在地址发送间隔期间被激活，并且re信号指示通过数据信号线(dq)发送数据。这可以在发送段(transmission section)中被切换(toggled)。数据选通信号(dqs)可以以与数据输入/输出速度对应的频率被切换。读取数据可以与数据选通信号(dqs)同步地被顺序发送。
39.此外，控制器200可以包括至少一个处理器(例如，一个或多个中央处理器(cpu))210、缓冲存储器220和纠错电路(或称为ecc电路)230。
40.处理器210可以被实现为控制存储装置10的总体操作。处理器210可以执行各种管理操作(诸如，高速缓存/缓冲器管理、固件管理、垃圾收集管理、损耗均衡管理、数据排重(data duplication removal)管理、读取刷新/回收管理、坏块管理、多流(multi-stream)管理、主机数据与非易失性存储器映射的管理、服务质量(qos)管理、系统资源分配管理、非易失性存储器队列管理、读取电平管理、擦除/编程管理、热/冷数据管理、断电保护管理、动态热管理、初始化管理、独立磁盘冗余阵列(raid)管理等)。
41.具体地，处理器210可以被实现为驱动第一健康检查单元211、第二健康检查单元212和回收管理单元213。在一个实施例中，第一健康检查单元211、第二健康检查单元212和回收管理单元213可以以固件/软件被实现。
42.第一健康检查单元211和第二健康检查单元212中的每个可以控制与非易失性存储器装置100对应的后台操作151和152，以监视存储器单元的健康。后台操作可以分别包括
读取操作、单元计数操作和片上谷搜索(on-chip valley search，ovs)操作。在一个实施例中，第一后台操作151可以通过第一命令cmd1被执行，并且第二后台操作152可以通过第二命令cmd2被执行。在这种情况下，第一命令cmd1和第二命令cmd2可以彼此不同。
43.此外，第一健康检查单元211和第二健康检查单元212可以从非易失性存储器装置100分别接收根据分别与它们对应的后台操作的健康信息，并且与健康信息对应的目标字线信息可以被存储在缓冲存储器220的至少一个健康缓冲器221中。
44.此外，第一健康检查单元211和第二健康检查单元212可以分别根据分别与它们对应的后台操作来确定是否需要回收操作，并且可以分别对将要回收的目标字线信息进行登记。
45.回收管理单元213可以使用登记的回收信息来将连接到与回收信息对应的字线的存储器单元的数据存储在连接到另外的字线的存储器单元中。在一个实施例中，这样的回收操作可以被周期性地或非周期性地执行。
46.缓冲存储器220可以利用易失性存储器(例如，静态随机存取存储器(sram)、动态ram(dram)、同步ram(sdram)等)或非易失性存储器(例如，闪存、相变ram(pram)、磁阻ram(mram)、电阻式ram(reram)、铁电ram(fram)等)被实现。
47.此外，缓冲存储器220可以包括由第一健康检查单元211和第二健康检查单元212共享的至少一个健康缓冲器221。在一个实施例中，至少一个健康缓冲器221可以存储根据后台操作的健康信息。在这种情况下，健康信息可以用于第一健康检查单元211和第二健康检查单元212的健康监视操作。
48.ecc电路230可以被实现为在编程操作期间生成纠错码，并且在读取操作期间使用纠错码以恢复数据。例如，ecc电路230可以生成用于对从非易失性存储器装置100接收的数据的故障位或错误位进行纠正的纠错码(ecc)。ecc电路230可以执行对提供到非易失性存储器装置100的数据的纠错编码，以形成添加了奇偶校验位的数据。奇偶校验位可以被存储在非易失性存储器装置100中。
49.此外，ecc电路230可以对从非易失性存储器装置100输出的数据执行纠错解码。ecc电路230可以使用奇偶校验位来纠正错误。ecc电路230可以使用编码调制(诸如，低密度奇偶校验(ldpc)码、bch码、turbo码、里德-所罗门(reed-solomon)码、卷积码、递归系统码(rsc)、网格编码调制(tcm)、块编码调制(bcm)等)，来纠正错误。当在纠错电路230中纠错是不可行的时，读取重试操作可以被执行。
50.根据本公开的实施例的存储装置10可以使用共享与健康信息相关的目标字线信息的不同的健康检查单元211和212来执行健康监视，以改善数据的可靠性。
51.图2是示出图1中示出的非易失性存储器装置的示图。参照图2，非易失性存储器装置100可以包括存储器单元阵列110、行解码器120、页缓冲器电路130、输入/输出(i/o)缓冲器电路140、控制逻辑150、电压生成器160和单元计数器170。
52.存储器单元阵列110可以通过字线wl、选择线ssl和选择线gsl中的至少一者连接到行解码器120。存储器单元阵列110可以通过位线bl连接到页缓冲器电路130。存储器单元阵列110可以包括多个单元串。单元串的每个沟道可以沿竖直方向或水平方向形成。每个单元串可以包括多个存储器单元。在这种情况下，多个存储器单元可以通过提供到位线bl或字线wl的电压被编程、擦除或读取。通常，编程操作可以以页为基础被执行，并且擦除操作
可以以块为基础被执行。存储器单元的细节将在通过引用包含于此的美国专利us 7,679,133、美国专利us 8,553,466、美国专利us 8,654,587、美国专利us 8,559,235和us 9,536,970中进行描述。在一个实施例中，存储器单元阵列110可以包括二维存储器单元阵列，并且二维存储器单元阵列可以包括沿行方向和列方向布置的多个nand串。
53.行解码器120可以被实现为响应于地址add而选择存储器单元阵列110的存储器块blk1至blkz中的任何一个。行解码器120可以响应于地址add而选择被选(selected)存储器块的字线中的任何一条。行解码器120可以将与操作模式对应的字线电压vwl传送到被选存储器块的字线。在编程操作期间，行解码器120可以将编程电压和验证电压施加到被选字线，并且可以将通过电压施加到未选(unselected)字线。在读取操作期间，行解码器120可以将读取电压施加到被选字线，并且可以将读取通过电压施加到未选字线。
54.页缓冲器电路130可以被实现为作为写入驱动器或感测放大器进行操作。在编程操作期间，页缓冲器电路130可以将与将要编程的数据对应的位线电压施加到存储器单元阵列110的位线。在读取操作或验证读取操作期间，页缓冲器电路130可以通过位线bl感测存储在被选存储器单元中的数据。包括在页缓冲器电路130中的多个页缓冲器pb1至pbn(其中，n是等于或大于2的整数)可以分别连接到至少一条位线。
55.多个页缓冲器pb1至pbn中的每个可以被实现为执行用于ovs操作的感测和锁存。例如，多个页缓冲器pb1至pbn中的每个可以在控制逻辑150的控制下，执行用于识别存储在被选存储器单元中的一个状态的多个感测操作。此外，在多个页缓冲器pb1至pbn中的每个存储通过多个感测操作感测到的数据之后，一个数据可以在控制逻辑150的控制下被选择。例如，多个页缓冲器pb1至pbn中的每个可以执行用于识别所述一个状态的多个感测操作。此外，多个页缓冲器pb1至pbn中的每个可以在根据控制逻辑150的控制而感测到的多个数据之中选择或输出最优数据。
56.输入/输出缓冲器电路140可以将外部提供的数据(data)提供到页缓冲器电路130。输入/输出缓冲器电路140可以将外部提供的命令cmd提供到控制逻辑150。输入/输出缓冲器电路140可以将外部提供的地址add提供到控制逻辑150或行解码器120。此外，输入/输出缓冲器电路140可以输出由页缓冲器电路130感测和锁存的数据。
57.控制逻辑150可以被实现为响应于(例如，从图1的控制器200)接收的命令cmd，而控制行解码器120和页缓冲器电路130。
58.此外，控制逻辑150可以被实现为根据控制器200的控制来执行第一后台操作151或第二后台操作152，并且将根据第一后台操作151和第二后台操作152的健康信息输出到控制器200。
59.电压生成器160可以被实现为在控制逻辑150的控制下，生成将要分别施加到字线的各种类型的字线电压以及将要供应到形成有存储器单元的体(bulk)(例如，阱区)的阱电压。分别施加到字线的字线电压可以包括编程电压、通过电压、读取电压、读取通过电压等。
60.单元计数器170可以被实现为从由页缓冲器电路130感测到的数据对与特定阈值电压范围对应的存储器单元的数量进行计数。例如，单元计数器170可以对分别在多个页缓冲器pb1至pbn中感测到的数据进行处理，以对具有在特定阈值电压范围内的阈值电压的存储器单元的数量nc进行计数。
61.图3是示出根据本公开的实施例的存储器块blki(其中，i是等于或大于2的整数)
的电路图的示图。包括在存储器块blki中的多个存储器nand串可以沿与基底垂直的方向(例如，z轴方向)形成。
62.参照图3，存储器块blki可以包括连接在位线bl1、bl2和bl3与共源极线csl之间的多个存储器nand串ns11至ns33。多个存储器nand串ns11至ns33中的每个可以包括串选择晶体管sst、多个存储器单元mc1、mc2、
……
、和mc8以及地选择晶体管gst。在图3中，多个存储器nand串ns11至ns33中的每个被示出为包括八个存储器单元mc1、mc2、
……
、和mc8，但不限于此。在图3中，多个存储器nand串ns11至ns33中的每个被示出为包括一个串选择晶体管sst，但不限于此，例如，包括在每个存储器nand串中的串选择晶体管的数量可以设置为多个。在图3中，多个存储器nand串ns11至ns33中的每个被示出为包括一个地选择晶体管gst，但不限于此，包括在每个存储器nand串中的地选择晶体管的数量可以设置为多个。
63.串选择晶体管sst可以连接到与其对应的串选择线ssl1、ssl2或ssl3。多个存储器单元mc1、mc2、
……
、和mc8可以分别连接到与它们对应的栅极线gtl1、gtl2、
……
、和gtl8。栅极线gtl1、gtl2、
……
、和gtl8可以对应于字线，并且栅极线gtl1、gtl2、
……
、和gtl8中的一部分可以对应于虚设字线。地选择晶体管gst可以连接到与其对应的地选择线gsl1、gsl2或gsl3。串选择晶体管sst可以连接到与其对应的位线bl1、bl2或bl3，并且地选择晶体管gst可以连接到共源极线csl。
64.具有相同高度的字线(例如，gtl1)可以共同地连接，并且地选择线gsl1、gsl2和gsl3以及串选择线ssl1、ssl2和ssl3可以彼此分离。图3示出了存储器块blki连接到八条栅极线gtl1、gtl2、
……
、和gtl8以及三条位线bl1、bl2和bl3，但不必限于此。
65.图4是示出根据本公开的实施例的控制器的示图。参照图4，控制器200可以包括主机接口(i/f)201、存储器接口(例如，非易失性存储器接口)202、至少一个cpu 210、缓冲存储器220、纠错电路230、闪存转换层(ftl)管理器240、包管理器250和加密装置260。
66.主机接口201可以被实现为将包(packet)发送到主机，并且从主机接收包。从主机发送到主机接口201的包可以包括命令或将要写入非易失性存储器100的数据。从主机接口201发送到主机的包可以包括对命令的响应或从非易失性存储器100读取的数据。存储器接口202可以将将要写入非易失性存储器100中的数据发送到非易失性存储器100，或者接收从非易失性存储器100读取的数据。该存储器接口202可以被实现为符合诸如jedec toggle或onfi的标准协议。
67.闪存转换层管理器240可以执行各种功能(诸如，地址映射、损耗均衡和垃圾收集)。地址映射操作可以是将从主机接收的逻辑地址转换为用于将数据实际存储在非易失性存储器100中的物理地址的操作。损耗均衡可以是用于均匀地使用非易失性存储器100中的块以防止其中的特定块过度劣化的技术，并且可以例如通过对物理块的擦除计数进行平衡的固件技术被实现。垃圾收集可以是用于将现有块的有效数据复制到新块并随后擦除现有块以确保非易失性存储器100中可用的容量的技术。
68.包管理器250可以根据与主机协商的接口的协议生成包，或者可以根据从主机接收的包解析出各种信息。此外，缓冲存储器220可以临时存储将要写入非易失性存储器100中的数据或从非易失性存储器100读取的数据。在一个实施例中，缓冲存储器220可以是设置在控制器200中的组件。在另一实施例中，缓冲存储器220可以设置在控制器200外部。
69.加密装置260可以使用对称密钥算法对输入到控制器200的数据执行加密操作和
解密操作中的至少一个。加密装置260可以使用高级加密标准(aes)算法来执行数据的加密和解密。加密装置260可以包括加密模块和解密模块。
70.图5a、图5b、图5c和图5d是概念性地示出根据本公开的实施例的共享健康缓冲器的示图。
71.参照图5a，第一健康检查单元211可以使用根据第一后台操作的健康信息来生成目标字线信息。在这种情况下，生成的目标字线信息可以被存储在健康缓冲器221中。第二健康检查单元212不仅可以使用预定的字线信息来执行第二后台操作，而且可以使用存储在健康缓冲器221中的目标字线信息来执行第二后台操作。
72.参照图5b，与图5a中示出的那些相比，第二健康检查单元212可以使用根据第二后台操作的健康信息来生成目标字线信息。在这种情况下，生成的目标字线信息可以被存储在健康缓冲器221中。第一健康检查单元211不仅可以使用预定的字线信息来执行第一后台操作，而且可以使用存储在健康缓冲器221中的目标字线信息来执行第一后台操作。
73.参照图5c，k个健康检查单元(其中，k是等于或大于3的整数)可以共享对根据后台操作的目标字线信息进行存储的健康缓冲器221a。
74.参照图5d，k个健康检查单元(其中，k是等于或大于3的整数)可以分别将根据后台操作的目标字线信息存储在分别与它们对应的k个健康缓冲器(其中，k是等于或大于3的整数)中。在这种情况下，k个健康检查单元中的每个可以使用分别存储在k个健康缓冲器中的目标字线信息来执行与该健康检查单元对应的后台操作。
75.图6是示出根据本公开的实施例的各种健康监视方法的示图。参照图6，健康监视方法可以包括读取健康检查方法、机器学习检查方法和单元计数检查方法。
76.读取健康检查方法可以广义地包括读取干扰(read disturbance)检查方法和保留(retention，或“保持”)检查方法。
77.在一个实施例中，读取干扰检查方法可以包括随机间隔邻近检查(random interval neighbor check，rinc)方法。在这种情况下，rinc方法可以包括基于存储器块的读取计数或劣化信息的对至少一条邻近字线(adjacent wordline)的伪读取操作，或者基于存储器块的读取计数或劣化信息的对至少一条开放字线(open wordline)的伪读取操作。伪读取操作可以被随机地执行。在这种情况下，开放字线可以表示不被执行编程操作的未选字线。rinc方法可以是用于检查因读取应力(stress)而劣化的wl并在错误位的数量增加超过特定量时进行回收的防御代码。rinc方法的细节将在通过引用包含于此的美国专利us 9,406,390和美国专利us 9,613,711中进行描述。
78.在一个实施例中，保留检查方法可以包括巡查读取(patrol read，或称为“巡读”)方法和后台媒体扫描(background media scan，bms)方法。在这种情况下，巡查读取方法可以从每个存储器块blk1至blkz(参照图1)选择至少一个代表性页，并且巡查读取方法可以包括对被选代表性页的后台读取操作。后台读取操作可以被周期性地执行。在这种情况下，bms方法可以周期性地包括用于根据逻辑地址的逻辑块的后台读取操作。巡查读取方法可以是用于对易受保留特性影响的wl执行周期性健康检查并在错误位的数量增加超过特定量时进行回收的防御代码。巡查读取方法和bms方法的细节将在通过引用包含于此的美国专利us 10,373,693中进行描述。
79.机器学习检查方法可以通过机器学习来监视存储器单元的健康。机器学习检查方
法可以基于各种机器学习算法(诸如，神经网络算法、支持向量机(svm)算法、线性回归算法、决策树算法、广义线性模型(glm)算法、随机森林算法、梯度提升机(gbm)算法、深度学习算法、聚类算法、异常检测算法、降维算法等)中的至少一种被操作。机器学习检查方法可以接收至少一个参数，并且可以基于先前训练的训练模型而使用接收的参数来预测与接收的参数对应的存储器块的错误趋势。在一个实施例中，机器学习检查方法可以由被配置为执行学习的硬件加速器来执行。机器学习检查方法的细节将在通过引用包含于此的美国专利us 10,802,728、美国专利申请us2020-0151539、美国专利申请us 2021-050067和美国专利申请us2021-0109669中进行描述。
80.单元计数检查方法可以使用单元计数信息来监视健康。在一个实施例中，单元计数检查方法可以包括片上谷搜索(ovs)操作。ovs操作的细节将在通过引用包含于此的美国专利申请us 2020-0098436、美国专利us 10,090,046、美国专利us 10,559,362、美国专利us 10,607,708和美国专利us 10,629,259中进行描述。
81.另一方面，应理解的是，除了图6中示出的检查方法之外，各种健康检查方法可以应用于本公开。
82.常规的防御代码可以是针对独立劣化模型(读取干扰或保留)的防御代码。因此，作为针对复杂劣化模型(读取干扰 保留)的防御代码，可能存在限制。作为应对复杂劣化的对策，本公开可以使用执行后台读取的防御代码来执行健康检查，可以将生成了高于特定标准的劣化水平(例如，错误位等)的页登记在健康缓冲器中，并且可以在防御代码周期性地执行巡查读取等时执行对登记在健康缓冲器中的页的附加读取，以预先防止由于复杂应力引起的性能劣化或不可纠正的纠错码(uecc)故障。
83.根据本公开的实施例的存储装置10可以在不同的异构后台读取防御代码(例如，rinc、巡查读取等)中共享至少一个健康缓冲器。在一个实施例中，当执行后台读取防御代码时，可以通过健康检查来检查劣化水平(例如，错误位等)，并且当劣化水平等于或高于标准时，可以将与该劣化水平对应的字线(或地址)信息登记在共享的健康缓冲器中。在一个实施例中，当执行后台读取防御代码时，可以通过参考共享的健康缓冲器执行附加读取防御代码来确定回收。
84.图7是示出根据本公开的另一实施例的存储装置的操作的示图。参照图7，存储装置10可以如下地执行后台读取操作。
85.当读取操作根据来自主机的读取请求被执行时，控制器200(参照图1)可以开始rinc操作。可以对易受读取干扰影响的至少一条rinc目标字线执行读取操作(第一读取操作)(s110)。
86.通过rinc操作的结果，可以确定错误位的数量err是否大于第一参考值pdv1(s111)。当错误位的数量err大于第一参考值pdv1时，可以将rinc目标字线信息(或者ricn目标字线)登记为回收目标(s112)。如在这里使用的，rinc目标字线信息可以是与rinc目标字线对应的字线(或地址)信息。
87.当错误位的数量err不大于第一参考值pdv1时，可以确定错误位的数量err是否大于第二参考值pdv2(s113)。在这种情况下，第二参考值pdv2可以小于第一参考值pdv1。当错误位的数量err大于第二参考值pdv2时，可以将与该错误位的数量err对应的rinc目标字线信息更新在健康缓冲器221(参照图1)中(s114)。当错误位的数量err不大于第二参考值
pdv2时，rinc操作可以结束。
88.此外，控制器200可以周期性地开始巡查读取操作。可以对巡查目标字线执行读取操作(第二读取操作)(s120)。通过巡查读取操作的结果，可以确定错误位的数量err是否大于第一参考值pdv1(s121)。当错误位的数量err大于第一参考值pdv1时，可以将巡查目标字线信息(或者巡查目标字线)登记为回收目标(s122)。如在这里使用的，巡查目标字线信息可以是与巡查目标字线对应的字线(或地址)信息。
89.当错误位的数量err不大于第一参考值pdv1时，可以确定健康缓冲器221是否为空(s123)。当健康缓冲器221为空时，巡查读取操作可以结束。当健康缓冲器221不为空时，可以使用存储在健康缓冲器221中的字线信息来执行读取操作(第三读取操作)(s124)。此后，作为读取操作的结果，可以确定错误位的数量err是否大于第一参考值pdv1(s125)。当错误位的数量err大于第一参考值pdv1时，可以执行操作s122。例如，可以将存储在健康缓冲器221中的字线信息(或者与该字线信息对应的字线)登记为回收目标。
90.当错误位的数量err不大于第一参考值pdv1时，巡查读取操作可以结束。
91.根据本公开的实施例的存储装置10可以在主机读取被执行时对易受读取干扰影响的wl(例如，邻近wl和弱wl)执行健康检查，并且可以在错误位的数量因读取应力而增加超过特定阈值时将与该错误位的数量对应的wl信息登记在特定健康缓冲器中。在一个实施例中，当执行巡查读取时，可以对易受预定义保留影响的字线(wl)和与登记在健康缓冲器中的字线信息对应的字线(wl)执行健康检查。在一个实施例中，当作为健康检查的结果，错误位的数量等于或大于特定参考值时，可以执行回收操作。
92.图8是示出根据本公开的另一实施例的存储装置的操作的示图。参照图8，存储装置10可以如下地执行后台读取操作。
93.控制器200(参照图1)可以周期性地开始巡查读取操作。可以对巡查目标字线执行读取操作(s210)。通过巡查读取操作的结果，可以确定错误位的数量err是否大于第一参考值pdv1(s211)。当错误位的数量err大于第一参考值pdv1时，可以将巡查目标字线信息(或者巡查目标字线)登记为回收目标(s212)。
94.当错误位的数量err不大于第一参考值pdv1时，可以确定错误位的数量err是否大于第二参考值pdv2(s213)。当错误位的数量err大于第二参考值pdv2时，可以将与该错误位的数量err对应的巡查目标字线信息更新在健康缓冲器221中(s214)。当错误位的数量err不大于第二参考值pdv2时，巡查读取操作可以结束。
95.此外，控制器200可以在根据主机请求执行读取操作时，随机地开始rinc操作。可以对rinc目标字线执行读取操作(s220)。通过rinc操作的结果，可以确定错误位的数量err是否大于第一参考值pdv1(s221)。当错误位的数量err大于第一参考值pdv1时，可以将rinc目标字线信息(或者ricn目标字线)登记为回收目标(s222)。
96.当错误位的数量err不大于第一参考值pdv1时，可以确定健康缓冲器221是否为空(s223)。当健康缓冲器221为空时，rinc操作可以结束。当健康缓冲器221不为空时，可以使用存储在健康缓冲器221中的字线信息来执行读取操作(s224)。此后，通过读取操作的结果，可以确定错误位的数量err是否大于第一参考值pdv1(s225)。当错误位的数量err大于第一参考值pdv1时，可以执行操作s222。例如，可以将存储在健康缓冲器221中的字线信息(或者与该字线信息对应的字线)登记为回收目标。当错误位的数量err不大于第一参考值
pdv1时，rinc操作可以结束。
97.根据本公开的实施例，用作回收登记准则的第一参考值pdv1和用作健康缓冲器221中的存储准则的第二参考值pdv2可以是固定值。此外，第一参考值pdv1和第二参考值pdv2可以基于各种变量而变化。
98.图9是示出根据本公开的实施例的健康检查单元(hcu)的示图。参照图9，健康检查单元(hcu)可以被实现为监视存储器单元的健康。健康检查单元(hcu)可以接收错误位的数量(err)、防御代码的深度(例如，预定义表(pdt)＝》最小读取估计(least read estimation，lre)/片上谷搜索(ovs)＝》机器学习(ml))、温度信息或导通/截止单元计数信息，并且健康检查单元(hcu)可以(例如，根据错误位的数量(err)、防御代码的深度、温度信息或导通/截止单元计数信息)改变作为用于回收登记的标准和健康缓冲器存储的标准的参考值(pdv1和pdv2)中的至少一个。
99.根据本公开的实施例的回收操作可以使用各种信息被发起(initiated)。
100.图10是示出根据本公开的实施例的回收管理单元213的示图。参照图10，回收管理单元213可以使用错误信息(例如，ecc信息)、单元计数信息、pe循环信息/读取循环信息或温度信息，来发起用于登记的字线的回收操作。
101.图1至图10中示出的存储装置10可以使用根据后台操作的健康信息来执行回收操作。然而，应理解的是，本公开不限于此。根据本公开的实施例的存储装置不限于后台操作，并且可以通过监视存储器单元的健康的健康监视单元来执行回收操作。
102.图11是示出根据本公开的另一实施例的存储装置的示图。参照图11，存储装置20可以包括非易失性存储器装置100a和控制非易失性存储器装置100a的控制器200a。控制器200a可以向非易失性存储器装置100a发出健康命令，并且可以从非易失性存储器装置100a接收健康信息。在这种情况下，健康信息可以是响应于健康命令而执行的健康监视操作的结果值。非易失性存储器装置100a的控制逻辑150a可以响应于健康命令，而执行第一健康监视操作151a和第二健康监视操作152a中的一个。
103.处理器210a可以包括控制健康监视操作的健康监视单元211a。健康监视单元211a可以执行各种操作以及用于检查存储器单元的健康的后台操作。健康监视单元211a可以将根据第二健康监视操作152a的目标字线信息存储在健康缓冲器221中，并且可以在第一健康监视操作151a中使用存储在健康缓冲器221中的目标字线信息。在一个实施例中，健康监视单元211a可以将根据第一健康监视操作151a的目标字线信息存储在健康缓冲器221中，并且可以在第二健康监视操作152a中使用存储在健康缓冲器221中的目标字线信息。
104.图12是示出根据本公开的实施例的存储装置的操作的流程图。参照图1至图12，操作存储装置以改善存储的数据的可靠性的方法可以如下。可以通过健康监视单元来监视存储器单元的健康(s310)。根据健康监视操作的结果，可以将健康信息(例如，目标字线信息或目标地址信息)存储在健康缓冲器中(s320)。可以使用健康信息周期性地执行用于目标字线的扫描操作(s330)。
105.图13是示出根据本公开的另一实施例的存储装置的操作的流程图。参照图1至图13，操作存储装置的方法可以如下。可以对每个存储器块的固定目标字线执行第一巡查读取操作(s410)。可以对与存储在健康缓冲器中的可变目标字线信息对应的可变目标字线执行第二巡查读取操作(s420)。在执行对存储器块的回收操作之后，可以删除(或清除)存储
在健康缓冲器中的可变目标字线信息(s430)。
106.在根据本公开的实施例的存储装置的操作中，可以对预定地址周期性地执行巡查读取操作，此外，可以对另外的地址(例如，存储在健康缓冲器中的地址)附加地执行巡查读取操作。
107.图14是示出根据本公开的实施例的存储装置的后台读取方法的梯形图。参照图1至图14，存储装置的后台读取操作可以如下地进行。
108.控制器cntl可以将第一读取命令发送到非易失性存储器装置nvm(s10)。非易失性存储器装置nvm可以响应于第一读取命令而执行第一读取操作(s11)。根据第一读取操作的读取数据可以被发送到控制器cntl(s12)。控制器cntl可以对读取数据执行纠错操作，并且可以确定错误位的数量err是否大于第一参考值pdv1(s13)。当错误位的数量err大于第一参考值pdv1时，目标字线信息(或者与目标字线信息对应的字线)可以被登记为回收目标(s14)。当错误位的数量err不大于第一参考值pdv1时，可以确定错误位的数量err是否大于第二参考值pdv2(s15)。在这种情况下，第二参考值pdv2可以小于第一参考值pdv1。当错误位的数量err大于第二参考值pdv2时，目标字线信息可以被存储在健康缓冲器中(s16)。
109.此后，控制器cntl可以将第二读取命令发送到非易失性存储器装置nvm(s17)。非易失性存储器装置nvm可以响应于第二读取命令而执行第二读取操作(s18)。第二读取操作可以包括对存储在健康缓冲器中的目标字线信息的读取操作。根据第二读取操作的读取数据可以被输出到控制器cntl(s19)。
110.根据本公开的实施例的存储装置可以结合ovs操作来执行健康监视。
111.图15是示出根据本公开的另一实施例的存储装置的后台读取方法的梯形图。参照图1至图13和图15，存储装置的后台读取操作可以如下地进行。
112.控制器cntl可以将用于ovs操作的第一命令发送到非易失性存储器装置nvm(s20)。非易失性存储器装置nvm可以响应于第一命令而执行ovs操作(s21)。非易失性存储器装置nvm可以将根据ovs操作的ovs信息输出到控制器cntl(s22)。在一个实施例中，ovs信息可以使用企业集成总线(utility integration bus，uib)输出(uib out)被输出，或者可以响应于特定命令(例如，获取特征命令、状态读取命令等)被输出。
113.控制器cntl可以基于ovs信息确定是否将目标字线信息存储在健康缓冲器中(s23)。当需要密切地(closely)监视目标字线信息时，目标字线信息可以被存储在健康缓冲器中(s24)。
114.控制器cntl可以针对对目标字线信息(或者与目标字线信息对应的字线)的后台读取操作，将第二命令发送到非易失性存储器装置nvm(s25)。非易失性存储器装置nvm可以响应于第二命令而对目标字线信息(或者与目标字线信息对应的字线)执行后台读取操作(s26)。非易失性存储器装置nvm可以将根据后台读取操作的读取数据输出到控制器cntl(s27)。
115.控制器cntl可以对读取数据执行纠错操作，并且可以确定根据纠错操作的结果的错误位的数量err是否超过参考值pdv(s28)。当错误位的数量err大于参考值pdv时，目标字线信息(或者与目标字线信息对应的字线)可以被登记为回收目标(s29)。
116.图16是示出根据本公开的另一实施例的存储装置的后台读取方法的梯形图。参照图1至图13和图16，存储装置的后台读取操作可以如下地进行。
117.控制器cntl可以将用于健康监视的第一健康检查命令发送到非易失性存储器装置nvm(s30)。非易失性存储器装置nvm可以响应于第一健康检查命令而执行第一后台操作(s31)。非易失性存储器装置nvm可以将根据第一后台操作的第一健康信息输出到控制器cntl(s32)。
118.控制器cntl可以基于第一健康信息确定是否将目标字线信息存储在健康缓冲器中(s33)。当需要密切地监视目标字线信息时，目标字线信息可以被存储在健康缓冲器中(s34)。
119.控制器cntl可以将用于健康监视的第二健康检查命令发送到非易失性存储器装置nvm(s35)。非易失性存储器装置nvm可以响应于第二健康检查命令而执行第二后台读取操作(s36)。在这种情况下，第二后台读取操作可以包括用于存储在健康缓冲器中的目标字线信息的读取操作(例如，用于与该目标字线信息对应的字线的读取操作)。非易失性存储器装置nvm可以将根据第二后台读取操作的读取数据输出到控制器cntl(s37)。
120.控制器cntl可以对读取数据执行纠错操作，并且可以确定根据纠错操作的结果的错误位的数量err是否超过参考值pdv(s38)。当错误位的数量err大于参考值pdv时，目标字线信息(或者与目标字线信息对应的字线)可以被登记为回收目标(s39)。
121.根据本公开的实施例的存储装置可以包括专用于健康监视的人工智能处理器。
122.图17是示出根据本公开的另一实施例的存储装置的示图。参照图17，与图1中示出的那些相比，存储装置30的控制器200b可以包括缓冲存储器220b以及执行健康监视操作的人工智能处理器215。人工智能处理器215可以被实现为对图1至图16中描述的健康监视操作和回收操作进行管理。非易失性存储器装置100b可以包括控制逻辑150b，控制逻辑150b在人工智能处理器215的控制下执行健康监视操作和回收操作中的至少一个。
123.根据本公开的实施例的非易失性存储器装置可以以芯片到芯片(c2c)结构被实现。
124.图18是示出根据本公开的实施例的以c2c结构实现的非易失性存储器装置1000的示图。在这种情况下，c2c结构可以指示：在第一晶片上制备包括单元区cell的上芯片，在与第一晶片不同的第二晶片上制备包括外围电路区peri的下芯片，并且通过键合(bonding，或“接合”)方法将上芯片和下芯片彼此连接。例如，键合方法可以是将形成在上芯片的最上面的金属层上的键合金属与形成在下芯片的最上面的金属层上的键合金属电连接的方法。在一个实施例中，当键合金属由铜(cu)形成时，键合方法可以是cu-cu键合方法。在另一实施例中，键合金属可以由铝(al)或钨(w)形成。
125.非易失性存储器装置1000的外围电路区peri和单元区cell中的每个可以包括外部垫键合区域pa、字线键合区域wlba和位线键合区域blba。
126.外围电路区peri可以包括第一基底1210、层间绝缘层1215、形成在第一基底1210上的多个电路元件1220a、1220b和1220c、分别连接到多个电路元件1220a、1220b和1220c的第一金属层1230a、1230b和1230c以及分别形成在第一金属层1230a、1230b和1230c上的第二金属层1240a、1240b和1240c。在一个实施例中，第一金属层1230a、1230b和1230c可以由具有相对高的电阻率的钨形成。在一个实施例中，第二金属层1240a、1240b和1240c可以由具有相对低的电阻率的铜形成。
127.如图18中所示，示出了第一金属层1230a、1230b和1230c以及第二金属层1240a、
1240b和1240c，但本公开将不限于此。至少一个金属层可以进一步形成在第二金属层1240a、1240b和1240c上。形成在第二金属层1240a、1240b和1240c上的一个或多个金属层的至少一部分可以由具有与形成第二金属层1240a、1240b和1240c的铜的电阻率不同的电阻率的铝形成。
128.在一个实施例中，层间绝缘层1215可以设置在第一基底1210上，以覆盖多个电路元件1220a、1220b和1220c、第一金属层1230a、1230b和1230c以及第二金属层1240a、1240b和1240c。在一个实施例中，层间绝缘层1215可以包括绝缘材料(诸如，氧化硅、氮化硅等)。
129.下键合金属1271b和1272b可以形成在字线键合区域wlba的第二金属层1240b上。在字线键合区域wlba中，外围电路区peri的下键合金属1271b和1272b可以通过键合方法电连接到单元区cell的上键合金属1371b和1372b。在一个实施例中，下键合金属1271b和1272b以及上键合金属1371b和1372b可以由铝、铜、钨等形成。此外，单元区cell的上键合金属1371b和1372b可以被称为第一金属垫，并且下键合金属1271b和1272b可以被称为第二金属垫。
130.单元区cell可以包括至少一个存储器块。在一个实施例中，单元区cell可以包括第二基底1310和共源极线1320。在第二基底1310上，多条字线1331至1338(即，1330)可以沿与第二基底1310的上表面垂直的方向(z轴方向)堆叠。在一个实施例中，串选择线和地选择线可以分别设置在字线1330上方和下方。在一个实施例中，多条字线1330可以设置在串选择线与地选择线之间。
131.在位线键合区域blba中，沟道结构ch可以在与第二基底1310的上表面垂直的方向(z轴方向)上延伸，以穿过字线1330、串选择线和地选择线。沟道结构ch可以包括数据存储层、沟道层和掩埋绝缘层，并且沟道层可以电连接到第一金属层1350c和第二金属层1360c。例如，第一金属层1350c可以是位线接触件，并且第二金属层1360c可以是位线。在一个实施例中，位线1360c可以在与第二基底1310的上表面平行的第一方向(y轴方向)上延伸。
132.如图18中所示，布置有沟道结构ch、位线1360c等的区可以被定义为位线键合区域blba。在一个实施例中，位线1360c可以在位线键合区域blba中电连接到外围电路区peri中的提供页缓冲器1393的电路元件1220c。例如，位线1360c可以连接到单元区cell中的上键合金属1371c和1372c。在这种情况下，上键合金属1371c和1372c可以连接到与页缓冲器1393的电路元件1220c连接的下键合金属1271c和1272c。在字线键合区域wlba中，字线1330可以在与第二基底1310的上表面平行的第二方向(x轴方向)上延伸。在一个实施例中，在字线键合区域wlba中，字线1330可以分别连接到多个单元接触插塞1341至1347(即，1340)。例如，字线1330和单元接触插塞1340可以通过以在第二方向上延伸且具有不同长度的字线1330的至少一部分所提供的垫彼此连接。在一个实施例中，第一金属层1350b和第二金属层1360b可以顺序地连接到与字线1330连接的单元接触插塞1340。在一个实施例中，单元接触插塞1340可以在字线键合区域wlba中通过单元区cell的上键合金属1371b和1372b以及外围电路区peri的下键合金属1271b和1272b连接到外围电路区peri。
133.在一个实施例中，单元接触插塞1340可以电连接到外围电路区peri中的提供行解码器1394的电路元件1220b。在一个实施例中，提供行解码器1394的电路元件1220b的操作电压可以与提供页缓冲器1393的电路元件1220c的操作电压不同。例如，提供页缓冲器1393的电路元件1220c的操作电压可以大于提供行解码器1394的电路元件1220b的操作电压。
134.共源极线接触插塞1380可以设置在外部垫键合区域pa中。在一个实施例中，共源极线接触插塞1380可以由导电材料(诸如，金属、金属化合物、多晶硅等)形成。共源极线接触插塞1380可以电连接到共源极线1320。第一金属层1350a和第二金属层1360a可以顺序堆叠在共源极线接触插塞1380上。例如，布置有共源极线接触插塞1380、第一金属层1350a和第二金属层1360a的区域可以被定义为外部垫键合区域pa。第二金属层1360a可以电连接到上金属过孔1371a。上金属过孔1371a可以电连接到上金属图案1372a。
135.输入/输出垫1205和1305可以布置在外部垫键合区域pa中。参照图18，覆盖第一基底1210的下表面的下绝缘层1201可以形成在第一基底1210下方。此外，第一输入/输出垫1205可以形成在下绝缘层1201上。在一个实施例中，第一输入/输出垫1205可以通过第一输入/输出接触插塞1203连接到布置在外围电路区peri中的多个电路元件1220a、1220b和1220c中的至少一个。在一个实施例中，第一输入/输出垫1205可以通过下绝缘层1201与第一基底1210分离。此外，由于侧(lateral)绝缘层可以设置在第一输入/输出接触插塞1203与第一基底1210之间，所以第一输入/输出接触插塞1203和第一基底1210可以电分离。
136.参照图18，上绝缘层1301可以形成在第二基底1310上，以覆盖第二基底1310的上表面。此外，第二输入/输出垫1305可以设置在上绝缘层1301上。在一个实施例中，第二输入/输出垫1305可以通过第二输入/输出接触插塞1303、下金属图案1272a和下金属过孔1271a连接到布置在外围电路区peri中的多个电路元件1220a、1220b和1220c中的至少一个。
137.在一个实施例中，第二基底1310、共源极线1320等可以不设置在设置有第二输入/输出接触插塞1303的区域中。此外，第二输入/输出垫1305可以在第三方向(z轴方向)上不与共源极线接触插塞1380叠置。参照图18，第二输入/输出接触插塞1303可以在与第二基底1310的上表面平行的方向上与第二基底1310分离。此外，第二输入/输出接触插塞1303可以穿过单元区cell的层间绝缘层1315，并且可以连接到第二输入/输出垫1305。在一个实施例中，第二输入/输出垫1305可以电连接到电路元件1220a。
138.在一个实施例中，第一输入/输出垫1205和第二输入/输出垫1305可以选择性地形成。例如，非易失性存储器装置1000可以仅包括设置在第一基底1210上的第一输入/输出垫1205，或者可以仅包括设置在第二基底1310上的第二输入/输出垫1305。在另一实施例中，非易失性存储器装置1000可以包括第一输入/输出垫1205和第二输入/输出垫1305两者。
139.包括在单元区cell和外围电路区peri中的每个中的外部垫键合区域pa和位线键合区域blba中的每个中的最上面的金属层的金属图案可以作为虚设图案而存在，或者最上面的金属层可以是空的。
140.在根据本公开的实施例的非易失性存储器装置1000中，在外部垫键合区域pa中，与形成在单元区cell的最上面的金属层上的上金属图案1372a具有相同的形状的下金属图案1273a可以形成在外围电路区peri的最上面的金属层上，以对应于单元区cell的上金属图案1372a。形成在外围电路区peri的最上面的金属层上的下金属图案1273a可以不连接到外围电路区peri中的单独的接触件。相似地，在外部垫键合区域pa中，与形成在外围电路区peri的最上面的金属层上的下金属图案具有相同的形状的上金属图案可以形成在单元区cell的最上面的金属层上，以对应于外围电路区peri的下金属图案。
141.下键合金属1271b和1272b可以在字线键合区域wlba中形成在第二金属层1240b
上。在字线键合区域wlba中，外围电路区peri的下键合金属1271b和1272b可以通过cu到cu键合电连接到单元区cell的上键合金属1371b和1372b。
142.此外，下金属过孔1251和下金属图案1252可以在位线键合区域blba中形成在金属层上。在位线键合区域blba中，与形成在外围电路区peri的最上面的金属层中的下金属图案1252对应且与外围电路区peri的下金属图案1252具有相同的剖面形状的上金属图案1392可以形成在单元区cell的最上面的金属层中。接触件可以不形成在形成于单元区cell的最上面的金属层中的上金属图案1392上。
143.在一个示例实施例中，对应于形成在单元区cell和外围电路区peri中的一个中的最上面的金属层中的金属图案，与金属图案具有相同的剖面形状的增强金属图案可以形成在单元区cell和外围电路区peri中的另一个中的最上面的金属层中。接触件可以不形成在增强金属图案上。
144.本公开可以以执行后台读取的防御代码执行健康检查，并且可以在异构后台读取防御代码中使用该健康检查(例如，作为健康检查的结果的健康信息)，以改善存储的可靠性。
145.本公开可以在一个后台读取防御代码被执行时执行健康检查，可以将健康检查的信息存储在一个或多个缓冲器中，并且可以在执行其他后台读取防御代码时使用共享的缓冲器中的信息，以执行附加防御代码。本公开可以预先检测由于复杂应力引起的劣化状态，以防止可靠性缺陷(诸如，性能劣化或uecc)。在本公开中，异构防御代码可以共享一个或多个缓冲器，并且异构防御代码可以使用通过一个防御代码使用信息获得的健康信息。
146.通常，使用健康检查方法执行后台读取的防御代码可以包括rinc(例如，读取干扰)和巡查读取(例如，保留)。rinc可以是检查因读取应力而劣化的wl并在错误位的数量增加超过特定量时对wl进行回收的防御代码。巡查读取可以是对易受保留特性影响的wl周期性地执行健康检查并在错误位的数量增加超过特定量时对wl进行回收的防御代码。这两种防御代码可以是针对独立劣化模型(读取干扰或保留)的防御代码，而作为针对在实际使用中可能发生的复杂劣化模型(读取干扰 保留)的防御代码，可能存在漏洞。
147.作为应对在实际使用中可能发生的复杂劣化的对策，本公开可以在执行读取时使用执行后台读取的防御代码来执行健康检查，可以将生成了高于特定标准的劣化水平(例如，错误位、温度等)的wl(例如，页)信息登记在共享的缓冲器(例如，dram、sram等)中，并且可以在其他后台读取防御代码被执行时参考共享的缓冲器中的信息来执行附加读取，以防止由于复杂应力引起的性能劣化/uecc故障。
148.当前使用的预防防御代码可以被设计为针对一种可靠性劣化。在实际使用中发生的复杂压力(例如，“保留 读取干扰”或“读取干扰 温度凸起(temp bump)”)中，当前使用的防御代码可能导致性能劣化和差的可靠性(诸如，uecc)。为了解决问题，本公开可以具有在不同的防御代码之间共享健康信息的缓冲器(例如，dram或sram)，并且可以在执行防御代码时使用缓冲器中的信息，以检查何时发生由于不同的应力引起的劣化。
149.当对执行后台读取的rinc防御代码进行操作时，可以对在rinc防御代码中执行读取的wl(例如，页)执行健康检查，并且当健康检查的结果高于特定阈值时，可以将健康信息更新在特定缓冲器(例如，dram、sram等)中。当对执行异构后台读取的巡查读取防御代码进行操作时，可以执行现有的防御代码，并且在参考共享健康信息的缓冲器之后，可以在缓冲
器中存在信息时执行附加读取操作。当附加读取的结果超过阈值时，可以执行回收。由此，可以预先在针对保留劣化的防御代码中检测由于读取干扰引起的劣化。当然，在相反的情况下，通过巡查读取防御代码获得的健康信息可以被登记在缓冲器中，并且在其他防御代码(诸如，rinc)中使用缓冲器信息的附加读取操作也是可行的。
150.将要登记在缓冲器中的阈值准则(例如，用于确定是否将健康信息登记在缓冲器中的阈值准则)可以是(例如，基于)各种因素(诸如，错误位(例如，错误位的数量)、特定防御代码的条目、写入/读取温度差以及特定阈值电压(vth)处的单元计数)。不仅通过读取的健康检查方法可以用于获得健康信息，而且当使用机器学习技术或单元计数(诸如，在片上nand中执行的ovs)来操作防御代码时所可以获得的信息可以用于获得健康信息，由此，可以通过预测当前的劣化水平、由对应的单元接收的应力的类型等，并在其他防御代码中使用该信息，来实现最优的防御代码算法。
151.根据本公开的实施例的非易失性存储器装置、用于控制非易失性存储器装置的控制器、包括非易失性存储器装置的存储装置以及操作非易失性存储器装置的方法可以在不同的健康监视操作中共享健康信息，以改善数据的可靠性。
152.根据本公开的实施例的非易失性存储器装置、用于控制非易失性存储器装置的控制器、包括非易失性存储器装置的存储装置以及操作非易失性存储器装置的方法可以包括在执行不同的防御代码时共享健康信息的缓冲存储器，以针对复杂的劣化特性执行合适的回收操作。
153.如本领域中传统的一样，实施例可以以执行一个或多个描述的功能的块的形式被描述和示出。这些块(在这里可以被称为单元或模块等)通过模拟和/或数字电路(诸如，逻辑门、集成电路、微处理器、微控制器、存储器电路、无源电子组件、有源电子组件、光学组件、硬接线电路等)被物理地实现，并且可以可选地由固件和/或软件驱动。例如，电路可以在一个或多个半导体芯片中或者在基体支撑件(诸如，印刷电路板等)上被实现。构成块的电路可以通过专用硬件被实现，或者通过处理器(例如，一个或多个编程的微处理器以及相关电路)被实现，或者通过用于执行块的一些功能的专用硬件和用于执行块的其他功能的处理器的组合被实现。在不脱离公开的范围的情况下，实施例的每个块可以被物理地分离为两个或更多个交互且离散的块。同样地，在不脱离公开的范围的情况下，实施例的块可以被物理地组合为更复杂的块。实施例的方面可以通过存储在非暂时性存储介质内且由处理器执行的指令被实现。
154.尽管以上已经示出和描述了示例实施例，但对本领域技术人员将清楚的是，在不脱离如由所附权利要求限定的本公开的范围的情况下，可以做出修改和变化。