用于高功率应用的功率模块的制作方法

1.本公开涉及用于高功率应用的功率模块。


背景技术：

2.在高功率应用中，全部或部分电路的多个部件通常被封装在电子模块中。这些模块通常指容纳在热塑性、环氧树脂等模制壳体中的功率模块，模制壳体对部件及电路板或安装有部件的基板进行封装。由延伸至壳体之外的端子组件为功率模块提供输入/输出连接，以便于整合到其他系统中并且连接至其他系统。这种系统可以包括电动车辆、功率转换与控制等。


技术实现要素：

3.本公开涉及一种功率模块，包括：基板、第一多个垂直功率器件与第二多个垂直功率器件、以及第一端子组件与第二端子组件。基板具有带有第一迹线和第二迹线的顶表面。第一多个垂直功率器件与第二多个垂直功率器件电耦接，以形成功率电路的一部分。第一端子组件具有第一细长杆、至少两个第一端子接触部、以及分别在第一细长杆的不同点与至少两个第一端子接触部之间延伸的至少两个第一端子支腿。第二端子组件具有第二细长杆、至少两个第二端子接触部、以及分别在第二细长杆的不同点与至少两个第二端子接触部之间延伸的至少两个第二端子支腿。第一多个垂直功率器件在第一迹线与第一端子组件的第一细长杆的底部之间电性地并且机械地直接耦接。第二多个垂直功率器件在第二迹线与第二端子组件的第二细长杆的底部之间热性地、电性地并且机械地直接耦接。
4.功率模块还可以具有第三端子组件和第四端子组件。第三端子组件与第四端子组件可以热性地、电性地并且机械地耦接至靠近基板的相对侧的第一迹线。
5.在一个实施例中，基板具有四侧，第三端子组件位于第一侧上，并且第四端子组件靠近与第一侧相对的第二侧，第一端子组件靠近位于第一侧与第二侧之间的第三侧，并且第二端子组件靠近位于第一侧与第二侧之间并且与第三侧相对的第四侧。
6.在一个实施例中，壳体至少对第一端子组件和第二端子组件的一部分进行封装。至少两个第一端子支腿中的每个端子支腿可以延伸至壳体的侧部之外并且折叠成使得至少两个第一端子接触部在壳体的顶部部分上方与壳体的顶部部分平行地延伸。同样，至少两个第二端子支腿中的每个端子支腿可以延伸至壳体的侧部之外并且折叠成使得至少两个第二端子接触部在壳体的顶部部分上方与壳体的顶部部分平行地延伸。
7.在一个实施例中，第三端子组件与第四端子组件电性地并且机械地耦接至靠近基板的相对侧的第一迹线，其中，基板具有四侧，第三端子组件位于第一侧上，并且第四端子组件靠近与第一侧相对的第二侧，第一端子组件靠近位于第一侧与第二侧之间的第三侧，并且第二端子组件靠近位于第一侧与第二侧之间并且与第三侧相对的第四侧。
8.第三端子组件可以具有第三端子支腿和第三端子接触部，第三端子支腿延伸至壳体的侧部之外，并且第三端子接触部在壳体的顶部部分上方与壳体的顶部部分平行地延
伸。第四端子组件可以具有第四端子支腿和第四端子接触部，第四端子支腿延伸至壳体的侧部之外，并且第四端子接触部在壳体的顶部部分上方与壳体的顶部部分平行地延伸。
9.壳体的顶表面可以具有多个凹槽，该多个凹槽用作在功率模块的特定导电元件之间有效地延伸表面距离的爬电扩展器。
10.在一个实施例中，第一端子组件的第一杆与至少两个第一端子支腿形成u型状，并且第二端子组件的第二杆与至少两个第二端子支腿形成u型状。
11.在一个实施例中，功率模块还具有：第一销组件，具有第一销杆和从第一销杆延伸的至少一个第一销支腿。第一销杆可以与第一杆邻近并且位于至少两个第一端子支腿之间。第二销组件可以具有第二销杆和从第二销杆延伸的至少一个第二销支腿。第二销杆可以与第二杆邻近并且位于至少两个第二端子支腿之间。
12.该至少一个第一销支腿可以具有两个第一销支腿并且该至少一个第二销支腿可以具有两个第二销支腿。在该实施例中，功率模块还可以具有第三销组件和第四销组件。第三销组件可以具有第三销杆和从第三销杆延伸的至少一个第三销支腿，其中，第三销杆与第一销杆邻近并且位于两个第一销支腿之间。第四销组件可以具有第四销杆和从第四销杆延伸的至少一个第四销支腿，其中，第四销杆与第二销杆邻近并且位于两个第二销支腿之间。
13.在一个实施例中，该至少一个第三销支腿可以具有两个第三销支腿，并且该至少一个第四销支腿可以具有两个第四销支腿。
14.在一个实施例中，第一销组件可以经由第一接合线而电连接至第一多个垂直功率器件的第一接触部。第二销组件可以经由第二接合线而电连接至第二多个垂直功率器件的第二接触部。第三销组件可以经由第三接合线而电连接至第一多个垂直功率器件的第三接触部。第四销组件可以经由第四接合线而电连接至第二多个垂直功率器件的第四接触部。
15.在一个实施例中，功率模块具有：壳体，至少对第一端子组件、第二端子组件、第一销组件、以及第二销组件的一部分进行封装。该至少一个第一销支腿与该至少一个第二销支腿延伸至壳体的相应侧部之外并且然后朝向壳体的顶部以87度与93度之间的角度向上翻折。
16.在一个实施例中，第一多个垂直功率器件与第二多个垂直功率器件是场效应晶体管。进一步地，第一销组件电耦接至第一多个垂直功率器件的栅极接触部或源极接触部中之一；并且第二销组件电耦接至第二多个垂直功率器件的栅极接触部或源极接触部中之一。
17.在一个实施例中，第三销组件电耦接至第一多个垂直功率器件的栅极接触部或源极接触部中的另一接触部。第四销组件电耦接至第二多个垂直功率器件的栅极接触部或源极接触部中的另一接触部。
18.在一个实施例中，第一多个垂直功率器件具有彼此并联电耦接的至少三个第一垂直晶体管，并且第二多个垂直功率器件具有彼此并联电耦接的至少三个第二垂直晶体管。在该实施例中，该至少三个第一垂直晶体管与该至少三个第二垂直晶体管可以是碳化硅晶体管并且基板可以是碳化硅。
19.在一个实施例中，第一多个垂直功率器件与第二多个垂直功率器件包括功率场效应晶体管并且功率电路是半h桥电路。
20.在一个实施例中，第一端子组件具有多个跳接器，该多个跳接器从第一细长杆延伸至第二迹线，以使得该多个跳接器电性地并且机械地连接至第二迹线。
21.在一个实施例中，第一端子组件与第二端子组件是共用引线框的部件。
22.在一个实施例中，功率电路具有功率回路与至少一个信号回路。功率回路穿过第一多个垂直功率器件与第二多个垂直功率器件。功率回路独立于该至少一个信号回路。该至少一个信号回路可以为第一多个垂直功率器件或第二多个垂直功率器件提供至少一个控制信号。在一个配置中，功率回路并不穿过功率模块的任何接合线。
23.在一个实施例中，第一端子组件与第二端子组件沿着至少一个轴线对称。
24.基于上述，本公开涉及一种被设计为用于下一代碳化硅(sic)以及其他材料系统功率器件及功率电子应用的紧凑、高电压、高电流、低电感半桥功率模块。其利用了将尺寸和成本最佳的功率基板与使器件的顶部焊盘互连同时还用作外部端子的多功能铜层整合的新型布局。
25.该设计的特征是可扩展性与模块化。布局能够被拓宽和加长：以(1)容纳大型器件；或(2)并行放置更多的器件。本质上，封装构思能够放大或缩小，以在不丧失封装所提供的任何性能益处的情况下满足功率处理需求。其还直接并行地布置了这些封装件，从而使转换器的电流增加和/或形成诸如全桥(dc-dc功率转换中通常使用的)和三相(电机驱动与逆变器中使用的)的拓扑。
26.可扩展性与模块化是该产品设计的不同方面，因此，平台可以支持供应与配置的不同组合。如下所示，本公开可以放大或缩小，以最佳地满足具体应用的需求。
27.本领域技术人员应当认识到本公开的范围，并且在结合所附附图阅读相关联的下列细节描述之后，意识到其附加方面。
附图说明
28.整合到本说明书中并且构成本说明书的一部分的所附附图示出了本公开的若干方面，并且与描述一起用于对本公开的原理进行说明。
29.图1示出了典型的半h桥电路的示意图。
30.图2示出了图1中的半h桥电路的具体实现方式。
31.图3是根据本公开的第一实施例的功率模块的外部结构的等距视图。
32.图4是本公开的第一实施例的内部结构的等距视图。
33.图5是本公开的第一实施例的内部结构的俯视图。
34.图6是本公开的第一实施例的分解图。
35.图7是本公开的可替代实施例的内部结构的俯视图。
36.图8示出了本公开的第一实施例的示例性功率回路。
37.图9a示出了根据本公开的到低电感母线下层的端子连接的第一实施例。
38.图9b示出了根据本公开的到低电感母线上层的端子连接的第一实施例。
39.图9c示出了根据本公开的到低电感母线上层的端子连接的第二实施例。
40.图10a示出了根据本公开的到低电感母线下层的端子连接的第二实施例。
41.图10b示出了根据本公开的到低电感母线上层的端子连接的第三实施例。
42.图11示出了根据本公开的第一实施例的示例性信号回路。
43.图12示出了根据本公开的一个实施例的功率基板的直接接合。
44.图13示出了由于跨导不匹配而在器件之间平衡电流路径。
45.图14a与图14b是根据本公开的一个实施例的功率模块的外部壳体的正等距视图与后等距视图。
46.图14c与图14d是图14a与图14b中的功率模块的外部壳体的俯视图和横截面图。
47.图15示出了根据本公开的一个实施例的功率模块壳体的轮廓。
48.图16a、图16b、图16c以及图16d示出了根据本公开的信号销组件的各个示例。
49.图17a与图17b示出了根据本公开的信号销修整的示例。
50.图18示出了根据本公开的一个实施例的引线框特征。
51.图19a与图19b是根据本公开的引线框部分的等距视图与平面图。
52.图20示出了根据本公开的引线框阵列的一个实施例。
53.图21示出了根据本公开的功率模块的较大变型。
54.图22a与图22b示出了根据本公开的满配电功率模块与部分配电功率模块。
55.图23示出了根据本公开的一个实施例的具有层压总线的并联功率模块形成更高的功率半桥的示例。
56.图24示出了根据本公开的一个实施例的被布置成全桥拓扑的功率模块。
57.图25示出了根据本公开的一个实施例的被布置成三相拓扑的功率模块。
58.图26示出了根据本公开的一个实施例的被布置成每个支腿具有并联的两个功率模块的三相拓扑的功率模块。
具体实施方式
59.下面阐述的实施例表示能够使得本领域技术人员实现实施例并且示出实现实施例的最佳模式的必要信息。在根据所附附图读取下列描述时，本领域技术人员应当理解本公开的构思并且应当认识到本文并未具体地解决这些构思的应用。应当理解的是，这些构思与应用落在本公开与所附权利要求的范围内。
60.应当理解的是，尽管本文可以使用术语第一、第二等来描述各个元件，然而，这些元件不应受这些术语限制。这些术语仅用于区分一个元件与另一元件。例如，在不偏离本公开的范围的情况下，第一元件可以被定义为第二元件，并且同样，第二元件可以被定义为第一元件。如本文使用的，术语“和/或”包括一个或多个关联列出项的任何及所有组合。
61.应当理解的是，当诸如层、区域、或基板等元件被称为位于另一元件“上”或延伸至另一元件“上”时，其能够直接位于另一元件上或直接延伸至另一元件上，或者，也可以存在中间元件。相反，当元件被称为“直接位于”另一元件“上”或延伸至“直接位于”另一元件“上”时，则不存在中间元件。同样，应当理解的是，当诸如层、区域、或基板的元件被称为在另一元件“上方”或在另一元件“上方”延伸时，其能够直接位于另一元件上方或直接在另一元件上方延伸，或者，也可以存在中间元件。相反，当元件被称为“直接在”另一元件“上方”或“直接在”另一元件“上方”延伸时，则不存在中间元件。还应当理解的是，当元件被称为“连接”或“耦接”至另一元件时，其你能够直接连接或耦接至另一元件，或可以存在中间元件。相反，当元件被称为“直接连接”或“直接耦接”至另一元件时，则不存在中间元件。
62.本文，诸如“下面”或“上面”或“上方”或“下方”或“水平”或“垂直”的相对术语可以
用于描述图中示出的一个元件、一个层、或一个区域与另一元件、另一层、或另一区域的关系。应当理解的是，这些术语与上面所讨论的术语旨在涵盖除图中所描写的方位之外的设备的不同方位。
63.本文使用的术语仅用于描述具体实施例之目的并且并不旨在限制本公开。如本文使用的，单数形式“一个(a)”、“一个(an)”、以及“该”也旨在包括复数形式，除非上下文另有明确指示。还应当进一步理解的是，当本文使用时，术语“包括(comprises)”、“包括(comprising)”、“包括(includes)”、和/或“包括(including)”指定存在所陈述的特征、整体、步骤、操作、元件、和/或部件，但是，并不排除存在或添加一个或多个其他特征、整体、步骤、操作、元件、部件、和/或其组合。
64.除非另有限定，否则，本文使用的所有术语(包括技术和科技术语)具有本公开所属领域普通技术人员通常理解的相同涵义。还应进一步理解的是，本文使用的术语应被解释为与其在本说明书的上下文及相关技术领域中的涵义具有相一致的涵义并且不应以理想化或过度形式的涵义进行解释，除非本文明确限定如此。
65.本公开涉及高功率应用中所使用的功率模块。功率模块可以包含被布置成各种电路拓扑的一个或多个功率半导体器件，诸如，金属氧化物半导体场效应晶体管(mosfet)、绝缘栅极双极晶体管(igbt)、二极管等。典型的电路拓扑包括但不限于单个开关、半h桥电路、全h桥电路、以及三相开关电路，其通常被称为六打包(six-pack)。
66.关于下列讨论，半桥电路用于便于对本文所公开的封装构思的理解。基本的半h桥电路是用于对负载的不同电压进行切换的共用功率电路，负载诸如图1中示出的电机。半h桥电路的关键部件是高侧晶体管q1和低侧晶体管q2，高侧晶体管q1和低侧晶体管q2在v 端子与v-端子之间串联耦接。例如，假设晶体管q1与晶体管q2是具有漏极(d)、栅极(g1,g2)、源极(s)、以及源极-开尔文(k1,k2)连接的功率mosfet。晶体管q1的漏极(d)耦接至v 端子，并且晶体管q2的源极(s)耦接至v-端子。晶体管q1的源极与晶体管q2的漏极耦接在一起并且表示mid端子，即，本质上是连接至负载(未示出)的输出节点。
67.为了增加功率承载能力，多个功率器件可以彼此并联耦接。在示出的实施例中，并且如图2中所描绘的，由彼此并联耦接的三个晶体管q1'、q1”、以及q1”'表示晶体管q1，并且由彼此并联耦接的三个晶体管q2'、q2”、以及q2”'表示晶体管q2。出于简洁和可读性，可以将并联晶体管q1'、q1”、以及q1”'统称为晶体管q1，并且可以将晶体管q2'、q2”、以及q2”'统称为晶体管q2。在该示例中，晶体管q1与q2是垂直的n沟道mosfet，其中，漏极接触部位于器件的底部上，并且源极、栅极、以及源极-开尔文接触部位于器件的顶部上。在下面所描述的功率模块实施例中实现了图2中的半h桥电路，但是，图2中的半h桥电路仅是从本文所提供的构思获益的多种类型电路中的一种类型的电路。
68.根据第一实施例，在图3、图4、图5、以及图6中示出了示例性的功率模块10。图3是具有可以被模制的壳体12的功率模块10的等距视图。图4与图5是没有封装模制的壳体12的功率模块10的等距视图和平面图。图6是功率模块10的分解图。下列描述统一参考图3、图4、图5、以及图6中的每幅图。
69.基板14居于功率模块10的核心处，且功率器件16安装至基板14的顶表面。在该实施例中，功率器件16是晶体管q1(即，q1'、q1”、q1”')和q2(即，q2'、q2”、q2”')。第一端子组件(被称为v-端子组件18)安装在位于功率模块10的a侧附近的晶体管q2(16)的上方。v-端
子组件18是导电的并且直接附接至位于晶体管q2的顶侧上的源极接触部，以形成图2中的v-节点。
70.两个相对的端子(被称为v 端子组件22)在c侧和d侧附近安装至位于基板14的顶表面上的第一迹线/焊盘34(图6)。晶体管q1安装在基板14上，以使得晶体管q1的漏极直接附接至第一迹线/焊盘34。因此，晶体管q1的漏极与v 端子组件22形成图2中的v 节点。
71.另一端子组件(被称为mid-端子组件20)安装在位于功率模块10的b侧附近的晶体管q1(16)的上方。mid-端子组件20是导电的并且直接附接至位于晶体管q1的顶侧上的源极接触部。mid-端子组件20包括延伸至并且直接附接至第二迹线/焊盘34的集成跳接器20j，晶体管q2的漏极接触部直接附接至第二迹线。因此，晶体管q2的漏极接触部、晶体管q1的源极接触部、以及mid-端子组件20形成图2中的mid节点。
72.晶体管q1的栅极接触部与源极-开尔文接触部(g1,k1)分别使用接合线32而电耦接至销组件24、26。同样，晶体管q2的栅极接触部与源极-开尔文接触部(g2,k2)分别使用接合线32而电耦接至销组件28、30。销组件24、26、28、30直接安装至基板14的顶表面，以使得销组件彼此电隔离并且与高功率v-、v 、以及mid节点电隔离。下面进一步提供关于销组件24、26、28、30、v-端子组件18、相对的mid-端子组件20、以及v 端子组件22的设计和形状的细节。应注意，该设计可以包括为功率模块10所提供的电子件提供输入或输出节点的附加销或销组件。这些附加的销与销组件可以用于电流感测、温度感测、偏置等。
73.现参考图6中的功率模块10的分解图。从图的底部开始，包括晶体管q1、q2的功率器件16使用器件附接材料40在安装位置38处附接至第一迹线34和第二迹线36。器件附接材料40可以是提供机械结构、高电流互连以及高导热性的焊料、粘合剂、烧结金属等。
74.销组件24、26、28、30、v-端子组件18、mid-端子组件20、以及v 端子组件22形成单个引线框44。基板14与功率器件16的顶部部分使用引线框附接材料42而连接至v-端子组件18、mid-端子组件20、以及v 端子组件22的对应底部部分。引线框附接材料可以是提供机械结构、高电流互、以及高导热性的焊料、粘合剂、烧结金属、激光焊、超声焊等。引线框44通常是用于高电流外部连接和内部互连的金属接触条。任何接触部在单一片材上接合在一起，通常每个片材具有多个产品，并且在成型和分离之前被处理成阵列。
75.接合线32通常用于使功率器件16的控制接触部连接至各个销组件24、26、28、30。接合线32可以是能够支持相对较高电流的电互连的超声或热声接合的较大直径线材。可替代地，销组件24、26、28、30可以直接接合至功率器件16、位于基板18上的迹线等。
76.可以使用转移或注塑成型工艺而形成壳体12，以提供机械结构、高电压隔离。壳体12对功率模块10的内部部件进行封装。用于壳体12的模制化合物可以是能够提供机械结构、高电压隔离、热膨胀系数(cte)匹配、以及低湿气吸收的转移或压缩模制环氧模塑化合物(emc)。
77.v-端子组件18包括居于两个端子支腿18l之间的细长的第一杆(bar，横梁)18b。在示出的实施例中，细长的第一杆18b与两个端子支腿18l一起形成u型状。可以设想其他形状，诸如，t型状、v型状、以及c型状。每个端子支腿18l成形为使得其从第一杆18b朝向功率模块10的a侧向外延伸、穿过壳体12的侧面、朝向壳体12的顶部向上翻折、并且然后在壳体12的顶部部分的上方向内翻折，以提供v-端子接触部18c。因此，每个端子支腿18l的远端部分在其中间部分的上方往回弯曲。如上所述，v-端子组件18的第一杆18b的底部部分直接附
接至晶体管q2(功率器件16)的源极接触部。在端子支腿18l的暴露的远端端部处的v-端子接触部18c为第一端子组件18提供端子接触部。
78.同样，mid-端子组件20包括居于两个端子支腿20l之间的细长的第二杆20b。在示出的实施例中，第二杆20b与两个端子支腿20l一起形成u型状。设想其他形状，诸如，t型状、v型状、以及c型状。每个端子支腿20l成形为使得其从第二杆20b的端部朝向功率模块的b侧向外延伸、穿过壳体12的侧面、朝向壳体12的顶部向上翻折、并且然后在壳体12的顶部部分的上方向内翻折，以提供mid-端子接触部20c。因此，每个端子支腿20l的远端部分在其中间部分的上方往回弯曲。mid-端子组件20的第二杆20b的底部部分直接附接至晶体管q1(功率器件16)的源极接触部。第二端子支腿30的暴露的远端端部为第二端子组件20提供端子接触部。
79.在该实施例中，mid端子组件20还包括多个(3)一体形成的跳接器(jumper)20j，跳接器20j从第二杆20b朝向第一端子组件18的第一杆18b延伸。如上所述，跳接器20j的远端端部直接附接至位于基板14的顶表面上的第一迹线34。跳接器20j可以被单个杆替代。进一步地，跳接器20j的数量可能因不同实施例而不同。在特定实施例中，每个功率器件16有一个跳接器20j耦接至mid-端子组件20。
80.两个相对的v 端子组件22各自成形为与第一端子组件18和第二端子组件20的端子支腿18l、20l相似。设想其他形状。每个相对端子22的一个端部直接附接至位于基板14的顶部上的第二迹线36。每个相对端子22从基板14朝向功率模块10的c侧和d侧向外延伸、穿过壳体12的相应侧部、朝向壳体12的顶部向上翻折、并且然后在壳体12的顶部部分的上方向内翻折。因此，各个v 端子组件22的远端部分在其中间部分的上方往回弯曲。相对端子22的暴露的远端端部为v 端子组件22提供端子接触部22c。如示出的，v-端子组件18与mid-端子组件20位于功率模块10的相对的a侧和b侧上。两个相对的v 端子组件22位于功率模块10的其余相对的c侧和d侧上。应注意，根据应用，v-端子接触部18c、v 端子接触部22c、以及mid-端子接触部20c可以是共面或非平面的。将接触部放置在两个、三个、或多个不同的平面上的非平面配置可以提供用于使这些接触部连接至外部母线的附加选项。
81.在v-端子组件18的端子支腿18l与mid-端子组件20的端子支腿20l之间设置成组的嵌套信号销组件24、26与28、30。在示出的实施例中，销组件24、26、28、30是u型状并且包括销杆24b、26b、28b、30b以及从各个销杆24b、26b、28b、30b延伸的一对销支腿24l、26l、28l、30l。销支腿24l、26l、28l、30l穿过壳体12的相应侧向外延伸并且垂直向上翻折。接合线32使功率器件16电连接至销组件24、26、28、30的销杆24b、26b、28b、30b。
82.总之，功率模块中存在两种类别的电回路：功率回路和信号回路。功率回路是通过晶体管q1、q2的高电压、高电流路径，用于经由晶体管q1、q2的漏极(或集电极)和源极(或发射极)向负载输送电力，其中，负载通常连接至mid-端子组件20。信号回路是通过晶体管q1、q2的栅极g1、g2(或基极)和源极s(或发射极)的低电压、低电流路径。栅极-源极(或基极-发射极)信号路径使晶体管q1、q2致动，以有效地开启或关闭晶体管q1、q2。如下详述，信号回路可能还涉及晶体管q1、q2的源极-开尔文连接k1、k2。
83.功率回路在v 端子组件22与v-端子组件18之间有效地延伸。v 端子组件22与v-端子组件18通常跨dc电源而连接，电源诸如为与较大电容并联的电池。在图8中示出了所示出的功率模块10的示例性功率回路。
84.相对的v 端子组件22直接附接至位于基板14上的第二迹线36的相对端部。电力通过两个v 端子组件22的接触部22c和支腿22c而流入功率模块10中。因此，电力经由端子组件22流入位于基板14上的第二迹线36的相对端部中并且流至晶体管q1的漏极接触部。晶体管q1的漏极接触部位于晶体管q1的底部上并且还直接附接至第二迹线36。晶体管q1附接至位于特定点之间的第二迹线36，即，其中，两个v 端子组件22附接至第二迹线36并且晶体管q1彼此等距地间隔开的点与两个v 端子组件22的附接点。
85.然后，电力从晶体管q1的漏极向上流经晶体管q1至晶体管q1的源极。晶体管q1的源极附接至mid端子组件20的第二杆20b的底侧。mid端子组件20的mid端子跳接器20j使mid端子组件20的第二杆20b连接至位于基板14上的第一迹线34。晶体管q2的漏极直接附接至第一迹线34并且彼此等距地间隔开。电力从晶体管q2的漏极向上流经晶体管q2至晶体管q2的源极。晶体管q2的源极直接连接至v-端子组件18的第一杆18b的底侧。因此，电力经由相对的支腿18l沿着第一杆18b流至v-端子组件18的接触部18c。
86.通过使用对称的v 端子组件22和对称的v-端子组件18，对器件之间所共享的电流进行平衡，能够使用较小的外部接触部，这有助于引线框面板化，并且通过缩短功率回路的整个电流路径而极大地降低电感。如下面进一步描述的，v-端子组件18的接触部18c、mid-端子组件20的接触部20c、以及v 端子组件22的接触部22c可以使用激光焊、焊料、超声焊、机械接合(夹具、弹簧等)、导电粘合剂、或任何其他的导电接合剂而与外部互连电连接。
87.电流必须流经闭合电路。相应地，封装件自身的杂散电感不是全回路电感的唯一贡献因素。应当考虑全回路的电感包括电源与跨电源所设置的电容器的任何电容、外部总线与布线、以及功率模块10自身。因此，不仅功率模块10的内部布局应该是低电感的，而且v-端子组件18、mid-端子组件20、v 端子组件22的位置还应该允许低电感层压总线或相似的互连方法使功率模块10连接至dc电源。
88.存在使端子连接至高性能总线的许多有效方案。图9a与图9b描绘了使用层压母线：v-母线48、mid母线50、以及v 母线52而分别连接至v-端子组件18、mid-端子组件20、以及v 端子组件22的方案。因此，总线的金属平面在功率模块10的顶部上方延伸。为清晰起见，仅示出了v-母线48、mid母线50、以及v 母线52的金属部件，但未示出层压膜自身。所示出的配置提供了高密度和低电感的解决方案，其中，相邻的功率模块10彼此可以紧密地定位，诸如，以用于并联化或形成多模块拓扑。
89.具体参考图9a，v-母线(bus bar)48具有本体48b，两个接触部48c从本体48b延伸。接触部48c物理并且电连接至v-端子组件18的接触部18c。同样，mid母线50具有本体50b，两个接触部50c从本体50b延伸。接触部50c物理并且电连接至mid端子组件20的接触部20c。转向图9b，v 母线52具有本体52b，单个较宽的接触部52c从本体52b延伸。接触部52c物理并且电连接至相对的v 端子组件22的接触部22c。v 母线52中的开口提供对v-母线48的接触部48c的接入以及经由销组件28、30而获得栅极g2信号和源极-开尔文k2信号。图9b示出了v 母线48中的弯曲，在一些情形中，通过使v 端子组件22向上提升，以使得其不与v-端子组件18共面可以避免该弯曲。
90.图9c提供了v 母线52的可替代配置。v 母线52具有从本体52b延伸的延伸部52e。本体具有从延伸部52e向下下拉至v 端子组件22的接触部22的两个相对的支脚52f。图9c中的配置略微地牺牲了一些电感(即，由于层压区域较小而增加电感)，以换取相对于图9b中
的配置的更多的应力释放和更小的刚度。
91.在图10a和图10b中示出了另一总线方案。本文，总线沿着功率模块10的侧面或围绕功率模块10的周界延伸地更多。在其中接触区域或功率模块10通常需要更多接入的情形下，这可能是有用的。例如，如果软焊或焊接工具需要直接触碰各个接触部的金属表面。
92.具体参考图10a，v-母线48'具有本体48b'，两个接触部48c'从本体48b'延伸。v-母线48'偏置至功率模块10的周界之外，其中，在向内和向下延伸而使得与v-端子组件18的接触部18c接触之前，两个接触部48c'围绕功率模块10的相对侧进行包裹(wrap，缠绕)。同样，mid母线50'具有本体50b'，两个接触部50c'从本体50b'延伸。mid母线50'偏置至功率模块10的周界之外，其中，在向内和向下延伸而使得与mid-端子组件20的接触部20c接触之前，两个接触部50c'围绕功率模块10的相对侧进行包裹。
93.转向图10b，v 母线52'偏置至功率模块10的周界之外并且居于v-母线48'的上方。v 母线52'具有两个接触部52c'，在向内和向下延伸而使得与v 端子组件22的相应接触部22c接触之前，两个接触部52c'围绕功率模块10的相对侧进行包裹。根据特定的系统配置，可以设想许多的总线方案和模块变型。最后，最终目标是提供多功能和有效的端子布置，以允许各种终端用户解决方案。
94.对于各个晶体管(q1,q2)的位置，信号回路或栅极和源极连接也受益于低阻抗，以使晶体管q1、q2的栅极在切换过程中的电压应力最小化。尽管通过添加电阻器可以缓解或降低栅极应力，然而，这通常以更高的封装复杂性、更高的成本、以及更慢的切换速度为代价。更重要地，对于最佳的切换性能，功率回路与信号回路应该彼此完全独立，以能够通过较快、易于控制的动态实现较低的切换损耗。
95.漏极-源极(或集电极-发射极)回路与栅极-源极(或栅极-发射极)回路在器件的源极(或发射极)处共享相同的连接。如果功率路径耦接至信号路径中，则通过正反馈或负反馈而引入了额外的动态。通常，由于功率路径耦接与控制信号对抗(即，当控制信号试图开启器件时，功率路径耦接试图关闭器件)，负反馈引入额外的损耗。由于功率路径耦接将控制信号放大至器件被损坏，正反馈通常引起不稳定性。最后，功率路径与信号路径的耦接导致切换质量降低、切换速度更慢、损耗增加以及可能的损坏。
96.相应地，独立回路提高了切换质量。在示出的实施例中，电源连接与信号源(被称为源极-开尔文)具有单独的路径，以使得彼此并不重叠或干扰。单独连接与晶体管越近，切换性能越好。
97.图11示出了所示出实施例的内部信号回路。晶体管q1的信号回路流至并且流经g1销组件24并且然后通过接合线32流至晶体管q1的栅极接触部，在此处将信号提供至晶体管q1。信号回路经由晶体管q1的源极接触部从晶体管q1流入。信号回路通过另一接合线32从源极接触部直接流至并且流经k1销组件26。
98.同样，晶体管q2的信号回路流至并且流经g2销组件28并且然后通过接合线32流至晶体管q2的栅极接触部，在此处将信号提供至晶体管q2。信号回路经由晶体管q2的源极接触部从晶体管q2流入。信号回路通过另一接合线32从源极接触部直接流至并且流经k2销组件30。如图所示，这是一个真实的源极-开尔文实现方式，其中，功率回路与信号回路完全独立。
99.图11中的信号回路仅是一个实施例。如图12中所示，其他实施例可以包括位于基
板14的顶部上的附加信号迹线54。在该实施例中，一组接合线32首先使晶体管的栅极接触部和源极接触部连接至附加的信号迹线54，并且第二组接合线32使这些附加的信号迹线54连接至适当的销组件24-30(g1,g2,k1,k2)。尽管后一配置确实允许更简单的信号销实现方式，然而，其需要明显更大的基板面积，这可能导致成本增加。最后，布局是灵活的，以可与两者兼容，并且可以针对不同的应用或规格对各个实施例进行增强或优化。
100.并联器件之间的跨导不匹配产生进一步的问题。跨导实际上是器件的电流增益并且与输出电流和输入电压之间的关系对应。在切换过程中，输入电压上升并且导致输出电流相关联地上升。如果并联器件(即，在碳化硅功率器件中共用)之间存在跨导差异，则器件各自具有略微不同的开启特性。由于流经器件的电流不同，向各个器件提供略微不同的电压。这些电压不匹配导致在切换过程中在器件之间流经
‘
平衡电流’。
101.该平衡电流偏好于最低阻抗的路径，其可以通过信号回路而非功率回路。如同干扰所耦接的功率回路和信号回路的问题，该平衡电流能够影响切换质量。由于信号回路并不旨在携带高电流，通过信号回路引入该高的、不受控制的电流还可能产生可靠性问题。
102.在一个实施例中，通过跨位于器件的顶侧上的源极焊盘而延伸的金属片而发现略微更低的电感。在图13中对这些路径进行了描写。相比之下，源极接合路径的有效路径长度和横截面具有相对更高的阻抗。实际上，平衡电流流经功率接触部并且并不干扰信号。
103.现转向图14a至图14d，通过转移模制、压缩模制、注塑模制、或相似的工艺将封装件封入保护性塑料或环氧树脂壳体12。在图14a至图14d中高亮突出并且下面讨论了壳体12的若干显著特征。如图14b中所示，功率基板14的背侧金属暴露在功率模块10的底侧上，以提供热焊盘56。热焊盘56用作热接触表面，以移除来自功率模块10的热量。热焊盘56可以被烧结、焊接、环氧化、或以相似的方式附接至散热片或冷板(未示出)，以进一步帮助移除来自功率模块10的废热。
104.壳体中的特征件可以基于制造方法而改变。图14a至图14d中的实施例代表转移模制的结构特征。存在所示出的四个压紧销痕迹57，但是，根据功率模块10的整体尺寸，可以存在更多或更少的压紧销痕迹。压紧销(未示出)在转移模制工艺过程中直接按压功率基板，以限制热焊盘56的暴露部分上的塑料渗开或掠过的量。这确保了热表面不含碎屑并且能够用于高效地移除热量。壳体12的周界周围还存在顶出印记58。顶出印记58是由顶出销(未示出)产生的较小凹口，顶出销用于从模具(未示出)移除功率模块10，尽管其仍是热的。这些特征件的具体位置与相关联的几何形状根据具体的产品尺寸和实现方式而改变。
105.间隙与爬电可能是高电压产品的一个重要方面。在处于不同的电压电位下的导体之间，间隙是导体之间的空气中的最短直接路径。爬电是沿着导体之间的表面的最短直接路径。满足安全标准具有挑战性并且通常与制造方法(工具、环氧流等)和产品尺寸(占据区域和功率密度)不一致。对于较小的转移模制封装，尤其是较低轮廓和较高电压的基于sic的产品，难以达到合适的平衡。
106.在特定实施例中，间隙距离足够并且在标准内。为了增加爬电距离，并且为了对应地使最大可允许电压增加，使用爬电扩展器60。爬电扩展器60是在处于不同电位的导体之间延伸表面距离的凹槽、波痕、或其他表面增强件。如示出的，包括爬电扩展器60作为塑料或环氧壳体14的一部分，从而在不增加成本的情况下提供额外的功能。图14c与图14d示出了功率模块10的壳体12上的这些特征件的一个实现方式。根据具体的设计实现方式，顶侧
和背侧上的其他图案是可能的。
107.如图15所示，与诸如销组件24、26、28、30的信号接触部相比较，为了使功率回路的长度最小化，可以从壳体12的边缘嵌入诸如v-端子组件18和mid-端子组件20的一些或全部边缘功率接触部。由销组件24、26、28、30所提供的信号接触部需要更多的空间，以更好地容纳来自器件的接合线32；因此，其壳体部分延伸至整个壳体12的边缘之外。对于各个独立的功率回路和信号回路，该轮廓特征件允许对电感进行优化。
108.销组件24、26、28、30沿着水平条带延伸，以容纳并联器件。在外部，存在形成接触部的销的多种方法，接触部可以附接至印刷电路板栅极驱动器、布线、或类似件。在图16a至图16d中对一些变型进行了描绘。出于简洁和清晰，仅对销组件28、30进行了讨论，但是，同样构思适用于销组件24、26。
109.如上所述，在图16a中示出了第一方案，其中，销组件28、30是u型状并且同轴。在这些实施例中，销的支腿延伸至壳体的相应侧部之外并且然后朝向壳体的顶部以87度与93度之间的角度向上翻折。
110.第一方案利用了产品对称的优点。据此，销组件28、30引出壳体12，外部销组件30的销杆30b中的孔30h提供应力释放。图16b中所提供的第二方案并不包括用于应力释放的孔。替代地，由于是u型状并且允许销组件28、30的u型状弯曲中存在壳体12的一部分，销杆30b中的应力释放是固有的。如图16c和图16d中所示，在其他方案中，可以使用三个销。在这些方案中，外部销组件28仍是具有两个支腿28l的u型状。然而，居中的内部销组件30仅具有单个支腿30l。用于销组件30的杆30b可以采用几乎任何形状，诸如，图16c中的成角度或三角形形状或图16d中的t型状。
111.根据端系统的具体需求及其栅极驱动器的格式，存在可以考虑的许多销组件变型。考虑到模块化和灵活性，开发了示出的实施例，从而能够实现多种潜在的产品变型。
112.如图17a和图17b中示出的，其他销变型包括对销组件24、26、28、30的一些支腿进行修整。例如，从销组件24、26、28、30中移除一个支腿，以允许位于pcb上的栅极和/或源极-开尔文驱动器仅使用两个接触部(与之前实施例中的四个接触部相比)。非对称的方案可以用于使外部总线所使用的金属面积的量最大化。在图17a中，内部销组件26、30分别具有支腿26l、30l。外部销组件24、28的一个支腿被修整，以使得各个销组件24、28仅保留一个支腿24l、28l。在图17b中，内部销组件26、30与外部销组件24、28的一个支腿被修整，以使得各个销组件24、26、28、30仅保留一个支腿24l、26l、28l、30l。
113.如上所述，端子与销组件18-30从引线框44形成并且组合功能，以提供高电流内部互连、接合线位置、以及外部端子接触部表面。引线框44的部分或一部分使两者附接至晶体管q1、q2的顶侧源极焊盘以及基板14。引线框44可以通过若干种方式附接至各个部件，包括软焊、烧结、导电环氧、激光焊、超声焊等。如图18所示，诸如孔、狭缝、削边边缘等的表面增强特征件被称为
‘
焊料或环氧搭扣(epoxy catch)’并且可以用于增强接合的强度。
114.引线框44上直接附接至顶侧源极焊盘的条带可以具有少许不同的特征件。根据被封装的设备的具体布局，其可以具有各种焊料搭扣实现方式。其还可以包括器件之间的波痕(无图片)，以用于热膨胀应力释放和增强模具流。引线框44中的各种弯曲可以用作应力释放的进一步方式。
115.在功率模块10的外部，端子与销组件18-30附接至母线、布线、印刷电路板等。可以
对端子与销组件18-30的系统进行变形。期望不对功率器件或接合线实现这些外力推动或拉动。为此，如果需要，则将孔和/或其他保留特征件放置在引线框44中，以使得当其被拉动时，填充这些孔的模具化合物承担应力，而非敏感性内部部件。
116.引线框44中的孔62和/或其他保留特征件被放置成与转移模制工艺中所使用的压紧销的位置匹配。理想上，这些销直接按压在基板上。这些孔62提供间隙，以使得销能够实现此目的。在组件被模制之后，其还用作应力释放。
117.为了节约成本，在蚀刻或冲压工艺过程中，由金属片制造引线框44。在图19a和图19b中呈现了其一个示例。接触部与内部特征件通过窄凸片接合至外部框架。为了使面板或容纳盒(magazine)中的处理流线化，许多金属片开始是平坦的。仅形成内部弯曲。由于在制造生产过程中组件所需的多个加热工艺，添加热膨胀狭缝以对较大的铜区进行分解。这限制了组件出现膨胀和翘曲。
118.在使引线框44附接至功率器件和基板、接合线并且然后进行模制之后，在接合凸片的位置处从外部框架进行修整。通常利用程序步骤和选择性修整对外部接触部的弯曲进行折叠并且成型。
119.对于自动化的大批量生产，这些引线框44通常被图案化成阵列。在多个机器中对这些阵列进行处理，通常从容纳盒或机架进行装载。位于顶部和底部边缘上的孔用于进行固定、定位、键控、以及处理。在图20中示出了具有四个引线框44的示例性引线框阵列64。引线框44与引线框阵列64的具体特征根据产品配置、产品尺寸变化以及制造装备类型而改变。
120.所示出实施例的潜在益处是具有对主要布局进行放大或缩小、以最佳地满足大量系统和应用的功率处理和预算需求的能力。功率模块10能够通过对有关维度进行参数化延伸而以不同的计数容纳不同组合的设备宽度和长度。应注意，按照这种方式对功率模块10进行缩放并不减少或限制基本封装方案的核心益处。在图5和图21中呈现了可扩展性的示例，其中，图5示出了具有三个晶体管q1(16)和三个晶体管q2(16)的功率模块10，并且图21示出了具有六个晶体管q1(16)和六个晶体管q2(16)的横向延伸功率模块10。
121.在特定实施例中，需要一组共用的材料使制造部件所需的独特生产工具的数量最小化。因此，可扩展性的可替代形式是保持相同的基板和引线框布局并且对设定的占用区域中的器件的数量或规模进行调整。例如，在一些情况下(较高电流)，可以对设备进行拓宽，并且在其他情况下(较低成本)，可以使设备变窄。还可以使位置减少，以相对于全填充的功率模块10的最大功率处理减少。在图22a和图22b中提供了示例。图22a和图22b中的功率模块10相对于图5中所提供的功率模块被横向拉伸，以使晶体管q1(16)具有五个位置并且晶体管q2(16)具有五个位置。图22a中的功率模块10完全由五个晶体管q1(16)和五个晶体管q2(16)填充。图22b中的功率模块10由三个晶体管q1(16)和三个晶体管q2(16)填充。因此，假设在两种情景中采用相同类型的部件，图22b中的两个位置(非填充位置70)被有意地保持非填充并且与图22a相比可以相当于功率承载能力减少40％。
122.扩展性特征允许封装件内优化。其还有助于提供也能够从外部进行增强或优化的设计。功率模块10的半桥支腿能够被布置成形成多种拓扑变型。在大多数情况下，各个相应的v-端子组件18与v 端子组件20可以连接至相同的低电感母线。mid端子组件22或ac输出可以：(1)连接至并联的封装件以用于更高的电流；(2)保持各个桥支腿独立；或(3)具有两
者的某种组合。
123.图23示出了具有层压总线的并联配置的示例，其中，三个功率模块10a、10b、以及10c的v-端子组件、v 端子组件、以及mid-端子组件分别并联地连接至细长的v-母线(未示出)、细长的v 母线72、以及细长的mid-母线74。功率模块10x并联的数量可以增加或减少，以与系统的功率需求适当或最佳地匹配。该特征允许以成本效益方式在所有功率级的多个系统中使用相同的核心产品。
124.图24示出了两个半h桥功率模块10a和10b使用适当的总线连接以形成单个的全h桥电路的示例。如示出的，两个功率模块10a和10b的v-端子组件(未示出)与v 端子组件22分别并联连接至细长的v-母线(未示出)和细长的v 母线72。为功率模块10a的mid-端子组件20提供第一mid-母线74a，并且为功率模块10b的mid-端子组件20提供第二mid-母线74b。
125.图25示出了具有三个桥支腿并且采用层压总线的三相拓扑。提供了三个功率模块10a、10b、以及10c。功率模块10a、10b、以及10c的v-端子组件(未示出)和v 端子组件22分别并联连接至细长的v-母线(未示出)和细长的v 母线72。为功率模块10a的mid-端子组件20提供第一mid-母线74a，为功率模块10b的mid-端子组件20提供第二mid-母线74b，并且为功率模块10c的mid-端子组件20提供第三mid-母线74c。
126.可以对图23和图24中提供的构思进行组合。图26展现了采用层压总线来提供三个桥支腿的布置，且每个桥支腿具有两个并联的功率模块10。具体地，对于第一支腿，功率模块10a和10b使用mid-母线74a而并联连接，对于第二支腿，功率模块10c和10d使用mid-母线74b而并联连接，并且对于第三支腿，功率模块10e和10f使用mid-母线74c而并联连接。
127.碳化硅(sic)功率器件提供高级的性能益处，包括高压屏蔽、低导通电阻、高电流、快速切换、低切换损失、高结温度、以及高导热性。最后，这些特征导致潜在的功率密度显著增加，功率密度即每个面积或体积所处理的功率。
128.然而，实现该潜能需要解决封装和系统级的重大挑战。较高的电压、电流、以及切换速度表明施加给较小和更受约束的区域的物理应力明显更高。为了充分利用sic技术所提供的优点，解决了一个或多个下列挑战：
129.·
在封装件内(内部布局)和封装件外(互连)提供共同的电路拓扑；
130.·
移除来自导电的废热和来自设备的切换损耗；
131.·
在高电压电位之间提供有效的电隔离；
132.·
在高速切换过程中为最小的高压过冲提供低功率回路电感；
133.·
实现最小的栅极电压过冲和振荡的低信号回路电感；
134.·
对内部布局进行优化，以使功率器件并联化，以实现动态和稳定状态的电流共享；
135.·
为携带的高电流提供低功率回路电阻而不会过热；
136.·
提供非常适合于使模块并联化并且直接特征化布置成电路拓扑的外部端子布置；并且
137.·
提供功率器件的平衡布置。
138.封装部件的内部布局或物理布置对这些因素中的每个因素具有显著的影响。由于封装件内的器件的数量增加，变得越来越难以实现最佳的布局。并联化是用于sic器件以提高封装件的电流能力的常规技术。由于多个器件并联，热扩散、功率回路电感、信号回路电
感以及封装尺寸之间的折衷逐渐变得越难以进行平衡。由于诸如切换位置之间的功率回路电感与等同的热传递的重要参数变成更大的设计挑战，形成半桥拓扑引入了附加的布局挑战。
139.除性能之外，为了吸引更宽范围的市场和应用，应保持成本较低。一些技术有助于降低成本，包括：
140.·
通过提供相同部件之外的多种功能而限制各个部件的使用；
141.·
通过设计对各个部件之外的功能和性能进行优化；
142.·
限制二次或完成操作的需求；
143.·
使用已知的常规或建立良好的制造方法，以获得高产率；
144.·
如果可能，使用分批次或连续的处理，使用面板、条带、阵列、容纳盒(magazine)等；并且
145.·
基于子部件的制造方法对封装尺寸和形状进行优化，诸如，对在条带或面板上制造的零件进行尺寸化，以最大程度地利用该原材料。
146.最后，内部可扩展性与外部模块化的组合导致能够适用于较宽范围的系统需求的高度适应性核心布局。
147.本公开涉及但不限于下列：
148.·
用于下一代的sic产品的高度优化的半桥封装设计；
149.·
可扩展性布局，其中，能够通过对封装件进行加长或加宽而实现产品，以允许更大的sic面积(通过更大的器件或并联更多器件)；
150.·
外部端子位置的模块化方案，以易于使多个封装件并联化或将其布置成共同的电路拓扑；
151.·
超低电感、平衡的功率回路布局；
152.·
低电感、平衡的信号回路布局；
153.·
信号回路的真实开尔文实现方式；
154.·
左手或右手信号销兼容性；
155.·
通过使所使用的独特零件的数量最小化而获得的低成本；
156.·
通过使功率基板的面积最小化而获得的低成本；
157.·
通过引线框阵列处理而获得的低成本；
158.·
利用所采用的良好引线框阵列处理和转移模制的高度制造性；
159.·
位于封装件的顶侧和底侧上的模制电压爬电扩展器；以及
160.·
位于引线框的顶侧的设备的直接功率附接。
161.上面所提供的构思解决了一个、一些或全部上述问题，以提供独特和新颖的功率模块10。本领域技术人员应当认识到本公开的改进与变型。所有的该改进与变型被视为在本文所公开的构思的范围内。