一种存储系统及其测试方法与流程

1.本发明涉及存储器技术领域，特别涉及一种存储系统及其测试方法。


背景技术：

2.嵌入式多媒体卡（embedded multi media card，emmc）是mmc协会订立、主要针对手机或平板电脑等产品的内嵌式存储器标准规格。
3.在emmc的封装量产中，当emmc芯片出现故障时，难以定位封装芯片的故障部件，影响了故障检修的效率和准确率，以及emmc封装量产的良率。


技术实现要素：

4.本发明的目的在于提供一种存储系统及其测试方法，提升了存储系统封装量产的良率。
5.为解决上述技术问题，本发明是通过以下技术方案实现的：本发明提供了一种存储系统，至少包括：基板，所述基板上设置有集成电路模块；主控制器，安装在所述基板上，且所述主控制器与所述集成电路模块电性连接；多个闪存芯片，安装在所述基板上，所述闪存芯片电性连接于集成电路模块，其中多个所述闪存芯片堆叠分布，且相邻的所述闪存芯片电性连接；以及多个接口结构，连接在所述基板的一侧，且所述接口结构位于与所述主控制器和所述闪存芯片相对的一侧；其中，所述接口结构包括存储接口，所述存储接口电性连接于所述主控制器、所述闪存芯片和所述外部设备，当所述存储接口处于低电位时，所述存储接口断开所述主控制器和所述闪存芯片的连接，且所述主控制器和所述闪存芯片分别与所述外部设备电性连接。
6.在本发明一实施例中，所述接口结构包括多媒体接口，所述多媒体接口电性连接于所述主控制器和所述外部设备。
7.在本发明一实施例中，所述接口结构包括控制接口，所述控制接口电性连接于外部设备和所述主控制器。
8.在本发明一实施例中，所述主控制器包括启用单元，所述启用单元电性连接于所述控制接口和所述存储接口，且当所述启用单元将所述控制接口调整为低电位时，所述控制接口处于浮接状态。
9.在本发明一实施例中，当所述控制接口处于浮接装状态时，所述主控制器通过所述多媒体接口电性连接于外部设备，所述闪存通过所述存储接口电性连接于外部设备。
10.在本发明一实施例中，所述主控制器包括只读存储器，所述只读存储器包括多个预设程序。
11.本发明提供了一种存储系统的测试方法，基于如上所述的一种存储系统，包括以
下步骤：向所述存储系统发送控制指令，并判断所述存储系统是否做出与所述控制指令对应的响应；当所述存储系统未做出对应的响应，将控制接口和存储接口调整为低电位，并对主控制器进行故障分析测试；当所述存储系统做出对应的响应，对闪存芯片进行设备测试；当所述闪存芯片通过所述设备测试，对所述存储系统进行质量测试；以及当所述闪存芯片未通过所述设备测试，将所述控制接口和所述存储接口调整为低电位，并对所述闪存芯片进行故障分析测试。
12.在本发明一实施例中，所述设备测试包括闪存芯片扫描测试、固件测试和版本测试。
13.在本发明一实施例中，对所述主控制器进行故障分析测试的步骤包括：调整所述存储接口的电压，使所述存储接口处于低电位；通过所述控制接口向所述主控制器发送第一测试指令，使所述主控制器执行只读存储器中的任意预设程序；当所述主控制器执行了所述第一测试指令对应的所述预设程序，对所述主控制器进行读写测试；以及当所述主控制器未执行所述预设程序，或所述主控制器未通过所述读写测试，判定所述主控制器异常，对所述存储系统的封装结构进行检测。
14.在本发明一实施例中，对所述闪存芯片进行故障分析测试的步骤包括：调整所述控制接口的电压，使所述控制接口处于低电位；通过所述存储接口向所述闪存芯片发送第二测试指令，扫描所述闪存芯片并获取所述闪存芯片的存储信息；当所述闪存芯片的存储信息被准确获取，对所述闪存芯片进行功能测试；以及当所述闪存芯片未通过所述功能测试，或所述闪存芯片的存储信息未被准确获取，则判定所述闪存芯片异常，对所述存储系统的封装结构进行测试。
15.如上所述，本发明提供了一种存储系统及其测试方法，能够在封装阶段对存储系统进行故障检测，并能快速且准确地定位故障部件，从而及时进行封装检查，提升了存储系统的产品良率。根据本发明提供的存储系统，在检测到存储系统异常行为和外部软件攻击时，能快速断开闪存芯片和主控制器之间的连接关系，从而控保护闪存芯片中的测试系统不被破坏，以及闪存芯片中的用户数据不被损毁或盗取，测试的安全性极高。
16.当然，实施本发明的任一产品并不一定需要同时达到以上所述的所有优点。
附图说明
17.为了更清楚地说明本发明实施例的技术方案，下面将对实施例描述所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
18.图1为本发明一实施例中存储系统的结构示意图。
19.图2为本发明一实施例中存储系统的封装剖面结构示意图。
20.图3为本发明一实施例中存储系统的应用示意图。
21.图4为本发明所述存储系统的测试方法的流程图。
22.图5为本发明一实施例中对主控制器进行故障测试的流程图。
23.图6为本发明一实施例中对闪存芯片进行故障测试的流程图。
24.图7为本发明一实施例中步骤s30的流程图。
25.图8为本发明一实施例中步骤s40的流程图。
26.图9为本发明一实施例中测试系统的结构示意图。
27.图10为本发明一实施例中主控制器故障分析模块的结构示意图。
28.图11为本发明一实施例中闪存芯片故障分析模块的结构示意图。
29.图12为本发明一实施例中一种电子设备的结构原理框图。
30.图13为本发明一实施例中一种计算机可读存储介质的结构原理框图。
31.图中：1、存储系统；2、主机；3、电路板；10、主控制器；101、只读存储器；102、启用单元；103、主控引脚；20、闪存芯片；201、存储引脚；30、多媒体接口；31、第二导线；40、控制接口；50、存储接口；60、基板；70、接口结构；701、控制接口件；702、存储接口件；703、多媒体接口件；80、第一导线；900、测试系统；901、主控制器检测模块；902、主控制器故障分析模块；9021、第一电压调节单元；9022、预设程序执行单元；9023、读写测试单元；9024、测试结果分析单元；903、闪存芯片测试模块；904、闪存芯片故障分析模块；9041、第二电压调节单元；9042、闪存芯片扫描测试单元；9043、闪存芯片功能测试单元；9044、测试结果判定单元；905、质量测试模块；100、计算机可读存储介质；1001、计算机指令。
具体实施方式
32.下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
33.快闪存储器（flash memory）是一种可以被多次擦或写的存储器，简称闪存芯片或flash。闪存芯片可用于存储一般性数据，以及在计算机与其他数字产品间交换传输数据。闪存芯片卡（flash card）是利用闪存芯片技术达到存储电子信息的存储器，常被用作例如数码相机、掌上电脑、mp3等数码产品中的存储介质。由于闪存芯片的非易失性，数字产品例如数码相机、智能手机和平板电脑等嵌入式应用程序依赖于闪存芯片存储。随着半导体技术的发展，存储密度增加，控制器从闪存芯片外部管理应用程序、cpu的数据读写不能满足高效需求。而emmc定义了基于嵌入式多媒体卡的存储系统的物理架构和访问接口及协议，具体由电子设备工程联合委员会jedec订立和发布。emmc包括嵌入式存储解决方案，且emmc在封装中集成了控制器，并提供标准接口并管理闪存芯片，使数码产品的厂商能够专注于产品开发的其它部分，缩短向市场推出产品的时间。而在emmc的封装量产过程中，封装后的emmc控制器出现故障，则难以定位出现故障的具体部件。
34.请参阅图1所示，本发明提供一种存储系统1，存储系统1包括主控制器10、闪存芯片20和多媒体接口30。其中主控制器10可以是装载了多种集成电路的主控芯片。闪存芯片
20可以是nand闪存芯片。多媒体接口30可以是嵌入式多媒体卡（embedded multimedia card，emmc）接口。在本实施例中，存储系统1电性连接有主机2。其中主机2可以是计算机、手机等电子设备，且主机2包括处理器21，处理器21电性连接于多媒体接口30，以发送控制指令。其中处理器21可以是中央处理器（central processing unit，简称cpu）。多媒体接口30与主控制器10电性连接，以传输控制指令和/或用户数据。主控制器10电性连接于闪存芯片20，以读写用户数据。其中，存储系统1中，闪存芯片20可以有多个，以提升存储系统1的存储能力和读写效能。其中，存储系统1包括控制接口40和存储接口50，控制接口40电性连接于主控制器10和主机2，以控制主控制器10和闪存芯片20的连接或断开。存储接口50电性连接于闪存芯片20和主机2，以控制存储数据的输入和输出。其中，主控制器10通过存储接口50与闪存芯片20电性连接，以对闪存芯片20进行数据的输入和输出。在本实施例中，存储接口50可以有多个，例如包括第一存储接口和第二存储接口，其中第一存储接口用于连接主控制器10和闪存芯片20，第二存储接口用于连接主机2和闪存芯片20。
35.请参阅图1所示，在本发明一实施例中，主控制器10包括只读存储器101和启用单元102。只读存储器101可以存储多个测试程序，以测试存储系统1的硬件的故障以及存储的程序完整性。启用单元102可以是集成在主控制器10内的电路模块，并具有启用和禁用两个电路功能。其中，启用单元102电性连接于控制接口40和存储接口50，从而调整控制接口40和存储接口50的电压。且启用单元102可以通过控制接口40与主机2电性连接。主机2向启用单元102发送控制指令，调节启用单元102为启用或禁用状态。其中启用单元102的默认状态为启用状态。当启用单元102为启用状态时，控制接口40连接主控制器10和主机2，使主控制器10可以控制主控制器10的功能调用。存储接口50连接主控制器10和闪存芯片20，从而使主控制器10可以内部调控闪存芯片20。当启用单元102为禁用状态，第一存储接口处于断开状态，使主控制器10和闪存芯片20可以分开进行故障检测，从而确定故障的具体部件。
36.请参阅图1和图2所示，在本发明一实施例中，存储系统1包括基板60、多个接口结构70和第一导线80。其中，主控制器10、闪存芯片20和接口结构70电性连接基板60。具体的，主控制器10和闪存芯片20连接在基板60的表面，多个接口结构70电性连接在基板60的背面。且，接口结构70和主控制器10可以通过穿过基板60的金属互连结构或过孔（via）电性连接。在本实施例中，基板60可以是装载了多个功能电路的集成电路板。主控制器10包括多个主控引脚103，主控引脚103通过引线焊接等方式接入基板60的功能电路。在本实施例中，多个闪存芯片20层叠设置，具体的，底层的闪存芯片20安装在基板60上，再将闪存芯片20依次堆叠在底层的闪存芯片20上。闪存芯片20包括多个存储引脚201，其中相邻闪存芯片20的存储引脚201通过引线焊接等方式依次连接。在本实施例中，将基板60、主控制器10和闪存芯片20集成封装，形成存储系统1。如图2所示，存储系统1包括覆盖在基板60、主控制器10和闪存芯片20上的封装层4。其中，多个接口结构70对应存储系统1的多个接口，多个接口结构70通过过孔（via）或金属互连结构等方式作为端口接入基板60的功能电路。
37.请参阅图1至图3所示，在本发明一实施例中，接口结构70为导电结构，且可用于连接存储系统1和主机2。其中，接口结构70可以是焊接件，且接口结构70焊接在基板60上。在本实施例中，接口结构70可以为球状的锡球。在本发明的其他实施例中，接口结构70也可以是条状、盘状等等。多个接口结构70呈线性排列。其中，多个接口结构70中包括控制接口件701，控制接口件701对应形成控制接口40。控制接口件701可以是多个接口结构70中的任意
一个。在本实施例中，控制接口件701可以是位于线性排列边缘的接口结构70。控制接口件701通过第一导线80连接至主控引脚103。应用存储系统1时，存储系统1和主机2可以设置在同一电路板3上。其中，电路板3可以是印制线路板（printed circuit board，pcb）。存储系统1和主机2通过电路板3电性连接。其中，控制接口件701和主机2可以通过第二导线31电性连接。其中，第二导线31可以是电路板3上的印制线路，也可以是过孔（via）结构。其中，电路板3可以是多种数码产品中的印制线路板，可应用于多种数码产品。
38.请参阅图1至图3所示，在本发明一实施例中，多个接口结构70中还包括存储接口件702和多媒体接口件703。其中存储接口件702对应存储接口50，多媒体接口件703对应多媒体接口30。存储接口件702电性连接于闪存芯片20和主机2（图3中未示出）。多媒体接口件703电性连接于主控制器10和主机2（图3中未示出）。控制接口件701电性连接于主控制器10和闪存芯片20，以及主机2。其中，控制接口件701默认为高电位，例如对应“1”。当主机2发送控制指令至主控制器10，将控制接口件701更改为低电位，例如对应“0”，从而断开主控制器10和闪存芯片20的连接。
39.请参阅图1至图3所示，在本发明一实施例中，只读存储器101内存储有多个控制程序，主控制器10执行控制程序时，可以实现对闪存芯片20和多个接口的控制。具体的，主控制器10在执行所述控制程序时，可以通过启用单元102获取控制接口40的电压电平，并判断控制接口40是高电位还是低电位。当控制接口40为高电位时，主控制器10电性连接闪存芯片20，控制闪存芯片20的读写和擦除等过程。当控制接口40处于低电位时，主控制器10停止控制闪存芯片20，且存储接口50转为浮接状态。具体的，连接主控制器10和闪存芯片20的第一存储接口转为浮接状态。主机2通过外部测试程序和多媒体接口30对存储系统1进行故障测试。外部测试设备也可以通过存储接口50且具体可以是第二存储接口对闪存芯片20进行故障测试。
40.请参阅图1和图4所示，本发明提供了一种存储系统的测试方法，所述测试方法包括步骤s10至步骤s50。
41.步骤s10、通过主机向存储系统发送控制指令，并判断存储系统是否正常响应。
42.步骤s20、当存储系统正常响应，扫描闪存芯片并对闪存芯片进行读写测试，并判断闪存芯片是否正常响应。
43.步骤s30、当闪存芯片正常响应，对闪存芯片写入固件，并判断固件是否被完整地写入闪存芯片中。
44.步骤s40、当固件写入正常回应，获取固件编码，并判断获取固件编码是否准确。
45.步骤s50、当获取的固件编码准确，对存储系统进行质量测试。
46.步骤s60、当存储系统未正常响应，对主控制器进行故障测试。
47.步骤s70、当闪存芯片未正常响应、固件写入未正常响应、获取固件编码未被正常响应，则对闪存芯片进行故障测试。
48.请参阅图1和图4所示，在本发明一实施例中，只读存储器101存储有多个预存程序，预存程序为根据数码产品需求设计的程序。其中，预设程序可以有多个，且不同产品的存储系统1中可以不同，本发明对此不做限定。主机2对存储系统1发送的控制指令能够激活对应的预设程序，使存储系统1根据预设程序执行对应的操作。根据存储系统1是否做出对应的操作，判断存储系统1是否正常响应。在步骤s10中，主机2通过多媒体接口30向存储系
统1发送第一控制指令。若是存储系统1能够接收并识别第一控制指令，则会执行对应的操作，并给主机2对应的响应，则判断主控制器10是无故障部件。若是存储系统1未能响应主机2，则对主控制器10进行故障分析。例如，第一控制指令可以是让存储系统1的主控制器10对主机2发送数据。若是主机2接收到数据，则存储系统1正常响应，若是主机2未接收到数据，则存储系统1未正常响应，则启动对主控制器10的故障测试。在本实施例中，第一控制指令也可以是调用只读存储器101中存储的任一预设程序。执行预设程序后，主机2向主控制器10确认存储系统1是否做出预设程序对应的响应。其中，存储系统1的正常响应包括存储系统1对主机2的响应是否为第一控制指令对应的操作。其中，若是存储系统1未执行操作、存储系统1未执行第一控制指令对应的操作，以及主控制器10未响应主机2，存储系统1都是未正常响应。
49.请参阅图1、图4和图5所示，在本发明一实施例中，在步骤s10中，若是存储系统1未正常响应，则执行步骤s60，对主控制器10进行故障分析。在本实施例中，步骤s60包括步骤s601至步骤s605。
50.步骤s601、调整控制接口的电压，使控制接口处于低电位。
51.步骤s602、主机通过多媒体接口向主控制器发送第一测试指令，使主控制器执行只读存储器中的预设程序。
52.步骤s603、判断主控制器是否能正常执行预设程序，当主控制器未能正常执行预设程序，则执行步骤s607。
53.步骤s604、当主控制器正常执行预设程序，对主控制器进行读写测试。
54.步骤s605、判断主控制器是否通过读写测试。
55.步骤s606、当主控制器通过读写测试，则主控制器正常，执行步骤s20。
56.步骤s607、当主控制器未通过读写测试或主控制器未能正常执行预设程序，主控制器异常，对存储系统的封装结构进行检测。
57.请参阅图1至图5所示，在本发明一实施例中，当存储系统未正常回响应，执行步骤s601。主控制器10先调整控制接口40的电压，将控制接口40的电压调整为低电位。具体的，控制接口40的默认电压为例如1.2v~1.8v，具体的，例如为1.8v。在步骤s601中，将控制接口40的电压调整为默认电压的例如1/3~1/2。具体的，将控制接口40的电压调整为例如0.6v~0.9v，使控制接口40的电压被判定为低电位。在控制接口40的电压的低电位状态，控制接口件701处于浮接状态，主控制器10断开与闪存芯片20的连接，不再控制闪存芯片20。在步骤s602中，第一测试指令对应只读存储器101中的预设程序。通过第一测试指令，调用主控制器10中的预设程序，并使主控制器10执行只读存储器101中的预设程序，从而对主控制器10进行功能测试。在步骤s603中，主控制器10若是执行了预设程序对应的操作，并获得了预设程序对应的结果，则主控制器10通过功能测试。通过功能测试可以排除主控制器10的程序执行电路无误，并排除了只读存储器101的故障问题。若是主控制器10未能执行预设程序，或是执行了错误的预设程序，或是执行的预设程序未得到正确的结果，都判定主控制器10未通过功能测试。
58.请参阅图1至图5所示，在本发明一实施例中，在步骤s604中，对主控制器10进行读写测试。具体的，处理器21内可以存储预设信息，并在步骤s604中，将预设信息写入主控制器10并从主控制器10读出。在步骤s605中，若是写入主控制器10的预设信息能够被正确读
出，则主控制器10通过读写测试。在步骤s606中，判定主控制器10为良品，执行步骤s20，对闪存芯片20进行检测。其中，在步骤s606中，在判定主控制器10为良品后，将控制接口40的调节为高电位，再执行步骤s20。在步骤s605中，若是主控制器10未通过读写测试，则认为主控制器10异常。并执行步骤s607，将存储系统1返厂，对封装层4进行检测，检查是否是封装层4出现问题。
59.请参阅图1至图5所示，在本发明一实施例中，在步骤20中，当存储系统1正常响应，则通过主机2向主控制器10发送第二控制指令。其中，通过第二控制指令可以调用主控制器10的预设程序，以实现对闪存芯片20的扫描和读写操作。具体的，对闪存芯片20进行扫描后，可以对闪存芯片20写入预设信息并读出预设信息。若是扫描闪存芯片20，主机2获取了闪存芯片20的内部信息，且闪存芯片20能够正确读出预设信息，则判定闪存芯片20正常响应。若是闪存芯片20未正确读出预设信息，则判定闪存芯片20未正常响应，执行步骤s70，对闪存芯片20进行故障测试。其中步骤s70包括步骤s701至步骤s706。
60.步骤s701、调整控制接口的电压，使控制接口处于低电位。
61.步骤s702、主机通过存储接口向闪存芯片发送第二测试指令，扫描闪存芯片。
62.步骤s703、判断闪存芯片是否正常响应，当闪存芯片正常响应，执行步骤s704，当闪存芯片未正常响应，执行步骤s706。
63.步骤s704、主机通过存储接口对闪存芯片进行功能测试。
64.步骤s705、闪存芯片异常，对存储系统的封装结构进行测试步骤s706、判断闪存芯片是否正常响应，当闪存芯片正常响应，执行步骤s30，当闪存芯片未正常响应，执行步骤s706。
65.请参阅图1至图6所示，在本发明一实施例中，在步骤s20中，当闪存芯片20未能正常响应，则对闪存芯片20进行故障测试。在步骤s701中，调整控制接口40至低电位。在断开主控制器10和闪存芯片20的连接后，主机2通过存储接口50接管闪存芯片20的控制。在步骤s702中，主机2通过存储接口50向闪存芯片20发送第二测试指令，以扫描闪存芯片20的存储信息。在步骤s703中，根据主机2是否从闪存芯片20中获取到存储信息，判断闪存芯片20是否正常响应。其中扫描存储信息包括闪存芯片20的坏块映射表信息、地址映射信息和存储数据等等。其中，主机2扫描获得闪存芯片20的存储信息，则闪存芯片20正常响应。闪存芯片20正常响应，排除存储接口50的故障可能性。主机2未能扫描获得闪存芯片20的存储信息，则闪存芯片20未正常响应。当闪存芯片20未正常响应，执行步骤s706，判定闪存芯片20异常，对存储系统1进行返厂检测，具体的，对存储系统1的封装层4进行检测。当闪存芯片20正常响应，执行步骤s704，主机2通过存储接口50对闪存芯片20进行功能测试。其中，功能测试包括对闪存芯片20进行数据写入、数据读取、数据擦除和数据比对等功能测试。若是闪存芯片20通过读写测试，则判定闪存芯片20正常响应，执行步骤s30，进一步对闪存芯片20进行测试。反之若是闪存芯片20未通过读写测试，则判定闪存芯片20未正常响应，执行步骤s706，对存储系统1进行返厂检测。
66.请参阅图1至图4和图7所示，在本发明一实施例中，在步骤s30中，对闪存芯片20写入固件。步骤s30包括步骤s301至步骤s303。
67.步骤s301、主机通过多媒体接口向存储系统发送第三控制指令，获取闪存芯片型号与闪存芯片编码。
68.步骤s302、主机通过多媒体接口向存储系统发送第四控制指令，对闪存芯片写入固件。
69.步骤s303、判断固件是否被完整写入闪存芯片中，若是固件被完整写入闪存芯片中，则执行步骤s40，若是固件未被完整写入闪存芯片中，则执行步骤s70。
70.请参阅图1至图4和图7所示，在本发明一实施例中，在步骤s301中和步骤s302中，第三控制指令和第四控制指令为调用对应预设程序的指令。其中，主机2通过多媒体接口30调用主控制器10中的预设程序，主控制器10再通过控制接口40调用闪存芯片20的信息，包括闪存芯片型号和闪存芯片编码。其中，闪存芯片型号例如为nand闪存芯片、nor闪存芯片等等，闪存芯片编码为闪存芯片20出厂时对应的编号，闪存芯片编码唯一。闪存芯片型号和闪存芯片编码可用于区分不同的闪存芯片20，在大批量测试中，可用于区分不同闪存芯片20，以避免固件的重复写入。其中，固件可以是用于调试存储系统1的测试程序，也可以是用于实现设计功能的程序，本发明对此不作限定。在步骤s303中，固件被写入闪存芯片20后，主机2可以通过主控制器10调用固件，测验主控制器10是否执行了对应操作，从而获知固件是否被准确写入闪存芯片20中。主机2也可以通过读取固件的对应程序内容，并进行数据比对，判断固件是否已被完整写入闪存芯片20中，以确认固件是否被完整准确地写入闪存芯片20中。若是固件被完整准确地写入闪存芯片20中，则执行步骤s40，进一步对闪存芯片20进行测试。若是固件未被完整准确地写入闪存芯片20中，则执行步骤s70，对闪存芯片20进行故障测试。
71.请参阅图1至图4和图8所示，在本发明一实施例中，当固件被完整地写入闪存芯片20中，则执行步骤s40，获取固件编码，并判断固件编码是否准确。其中，步骤s40包括步骤s401步骤s40步骤s401、主机通过多媒体接口向存储系统发送第五控制指令，对存储系统进行复位。
72.步骤s402、主机通过多媒体接口向存储系统发送第六控制指令，将存储系统初始化。
73.步骤s403、主机通过多媒体接口向存储系统发送第七控制指令，获取存储系统的位唯一器件编码和被写入固件的版本。
74.步骤s404、判断存储系统的唯一器件编码是否准确，当存储系统的唯一器件编码准确，执行步骤s50，当存储系统的唯一器件编码不准确，执行步骤s70。
75.请参阅图1至图4和图8所示，在本发明一实施例中，第五控制指令、第六控制指令和第七控制指令为调用对应预设程序的指令。在步骤s401和步骤s402中，主机2向存储系统1发送协议指令，具体可以是emmc协议指令，将存储系统1复位并对存储系统1进行初始化操作。在步骤s403中，主机2发送第七控制指令，获取存储系统1的唯一器件编码（device identification register，cid）和固件版本。在步骤s404中，主机2调用预设处理处理固件，若是存储系统1的唯一器件编码，则主控制器10会响应预设程序对应的操作，则执行步骤s50，闪存芯片20和主控制器10为良品，对存储系统1进行功能测试。若是存储系统1的唯一器件编码获取不准确，则主机2无法从主控制器10获取调用的预设程序所对应的响应结果，执行步骤s70，对闪存芯片20进行故障测试。
76.请参阅图1至图4所示，在本发明一实施例中，在对存储系统1的测试过程中，当处
processing，简称dsp）、专用集成电路（application specific integrated circuit，简称asic）或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件；存储系统1可能包含随机存取存储器（random access memory，简称ram），也可能还包括非易失性存储器（non-volatile memory），例如至少一个磁盘存储器。存储系统1也可以为随机存取存储器（random access memory，ram）类型的内部存储器，处理器21、存储系统1可以集成为一个或多个独立的电路或硬件，如：专用集成电路（application specificintegrated circuit，asic）。需要说明的是，上述的存储系统1中的计算机程序可以通过软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读存储介质100中。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的部分可以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备（可以是个人计算机，电子设备，或者网络设备等）执行本发明各个实施例方法的全部或部分步骤。
81.请参阅图13所示，本发明还提出一种计算机可读存储介质100，所述计算机可读存储介质100存储有计算机指令1001，所述计算机指令1001用于使所述计算机执行上述的存储系统的测试方法。计算机可读存储介质100可以是电子介质、磁介质、光介质、电磁介质、红外介质或半导体系统或传播介质。计算机可读存储介质100还可以包括半导体或固态存储器、磁带、可移动计算机磁盘、随机存取存储器（ram）、只读存储器（rom）、硬磁盘和光盘。光盘可以包括光盘-只读存储器（cd-rom）、光盘-读/写（cd-rw）和dvd。
82.以上公开的本发明实施例只是用于帮助阐述本发明。实施例并没有详尽叙述所有的细节，也不限制该发明仅为所述的具体实施方式。显然，根据本说明书的内容，可作很多的修改和变化。本说明书选取并具体描述这些实施例，是为了更好地解释本发明的原理和实际应用，从而使所属技术领域技术人员能很好地理解和利用本发明。本发明仅受权利要求书及其全部范围和等效物的限制。