一种基于波形联动的雷达多径干扰抑制方法及系统与流程

一种基于波形联动的雷达多径干扰抑制方法及系统
【技术领域】
1.本发明属于雷达技术领域，特别是涉及一种基于波形联动的雷达多径干扰抑制方法及系统。


背景技术：

2.雷达的使用环境越来越恶劣，对于复杂环境下的背景回波，不仅包含了目标信号，还包含了杂波、噪声和干扰。理想状态下的目标回波是目标一次散射信号，但实际上因为背景复杂，部分目标回波会经过多次散射后再被雷达接收，即形成虚拟目标的多径干扰。多径干扰不仅仅在单次探测中影响检测性能，而且还会在多次探测中跨周期形成多次回波，特别是在高重频雷达中尤为明显，严重影响了雷达的检测和识别性能。因此，需要寻找更新型和实用的信号处理技术来改善雷达抗多径干扰性能，并推动该技术在复杂环境下的广泛应用。
3.对于常规的雷达多径干扰抑制方法而言，一般采用简单的重频调制解调的方法，如现有技术中专利公开号为cn109490851b公开的一种基于脉间伪随机码的抗干扰方法，这种方法在背景较为简单的环境中有一定的作用，但在复杂环境下抑制效果非常有限。
4.在一些体制的雷达中，也有运用时间灵敏度控制和减少系统增益等方式来降低多径干扰的影响，如现有技术中专利公开号为cn114609593a公开的一种基于fpga和深度学习的谐波雷达，但这种方式在抑制多径干扰的同时，若抑制强度过大会导致目标损失特别是小目标的丢失，若抑制强度不够会残留多径回波，在复杂环境下抑制效果非常差；
5.为了克服强多径干扰，一些雷达采用基于最小均方误差的自适应多径干扰抑制算法，如现有技术中专利公开号为cn105929375a公开的一种基于最小均方误差准则的穿墙雷达耦合信号抑制方法，这种方法在计算滤波器权系数更新递归时运算量非常大，对工程软硬件设计的实时性要求非常高，使用的范围非常有限。同时，这种方法是建立在理想数学模型基础上的，所以在复杂环境下的应用效果非常受限。
6.因此，有必要提供一种新的基于波形联动的雷达多径干扰抑制方法来解决上述技术问题。


技术实现要素：

7.本发明的主要目的之一在于提供一种基于波形联动的雷达多径干扰抑制方法，通过信号处理机的时序控制和信号处理运算，实现雷达发射波形调制交变、匹配滤波和多脉冲相关，达到了复杂环境下的多径干扰最大程度抑制，提升了小目标检测能力，提高了信噪比。
8.本发明通过如下技术方案实现上述目的：一种基于波形联动的雷达多径干扰抑制方法，其包括以下步骤：
9.s1)通过参数配置和时序控制，基于dds同步发射波形调制交变的实时雷达信号s(t)；
[0010][0011]
其中，i＝0,1,2,
…
为脉冲序列，m＝0，当在辅助抑制模式下，取m＝1或 m＝2，fix为向下取整函数；s(t)为线性调频脉冲信号，τ为发射脉冲宽度， a为发射脉冲幅度，b为发射信号带宽，f0为发射固定载频，tr为脉冲重复周期，为发射信号初始相位，j为虚部符号。
[0012]
s2)在系统时序的同步下，基于s(t)产生时序同步的冲激响应信号h(t)和散射回波信号r(t)进行加窗匹配滤波处理，得到第一输出信号y(t)：
[0013][0014]
其中，为卷积运算；k(t)为回波散射系数与窗函数的时域乘积，sinc为辛克函数，fd为多普勒频率，为散射相位；
[0015]
s3)对所述第一输出信号y(t)进行多脉冲相关处理，得到第二输出信号 y'(t)：
[0016][0017]
式中，y(t a
·
tr)为所述步骤s2)的多周期加窗匹配滤波处理输出，tr为脉冲重复周期，m＝0，当辅助修正模式时m＝1或m＝2。
[0018]
本发明的另一目的在于提供一种实现上述雷达多径干扰抑制方法的系统，其包括根据系统时钟同步发射波形调制交变实时雷达信号s(t)的dds 信号发生模块、对所述实时雷达信号s(t)的雷达散射回波信号r(t)进行匹配滤波处理与多脉冲相关处理的信号处理模块，所述dds信号发生模块包括参数配置模块、同步时钟模块、第一累加器、相位寄存器、第二累加器、函数查找表、数模变换器、低通滤波器、上变频器以及功率放大器；所述信号处理模块包括信号预处理模块、加窗匹配滤波处理模块、数据寄存模块以及多脉冲相关处理模块。
[0019]
进一步的，所述dds信号发生模块的控制方法包括：通过参数配置模块配置频率控制字和相位控制字，在同步时钟模块产生的系统同步时钟的同步下联动dds，所述dds由所述第一累加器和所述相位寄存器组成；所述频率控制字作为第一累加器的一个输入，所述相位寄存器的输出作为所述第一累加器的另一个输入，每一个时钟触发时，所述第一累加器累加的结果存入所述相位寄存器；所述相位寄存器存储的数据再与所述相位控制字在所述第二累加器中相加形成新的相位，并以此作为所述函数查找表的地址存入所述函数查找表，所述函数查找表的地址中保存为波形的幅度值，这些离散的幅度值经所述数模变换器和所述低通滤波器处理后还原为模拟波形；该模拟波形再经过所述上变频器和所述功率放大器处理后，即可实现系统同步发射波形调制交变的实时雷达信号s(t)。
[0020]
进一步的，所述加窗匹配滤波处理模块的处理方法包括：
[0021]
s21)对同步发射波形调制交变的实时雷达信号s(t)、基于s(t)的雷达散射回波信号r(t)、基于s(t)的冲激响应信号h(t)、窗函数信号w(t)、第一输出信号y(t)、第二输出信
号y'(t)，按照重复周期进行信号的数字量化，得到si(n)、 ri(n)、hi(n)、w(n)、yi(n)、yi'(n)，其中i＝0,1,2,
…
为脉冲序列， n＝0,1,2,
…
,n-1为信号序列；
[0022]
s22)将ri(n)、hi(n)、yi(n)经快速傅里叶变换得到频域信号ri(k)、hi(k)、 yi(k)；
[0023]
s23)将每一个脉冲重复周期的发射信号和泰勒窗函数信号通过共轭翻转相乘产生每周期对应的冲激响应信号hi(n)：
[0024]hi
(n)＝s
i*
(n-1-n)
·
w(n)i＝0,1,2,
…
，n＝0，1，
…
，n-1；
[0025]
式中，s
i*
()为si()的复共轭，w(n)为泰勒窗函数，n为冲击响应长度；
[0026]
s24)对每一重复周期的散射回波信号ri(n)和冲激响应信号hi(n)补零；
[0027]
s25)将第i个重复周期的散射回波信号ri(n)和冲激响应信号hi(n)分别进行fft变换，得到的结果再进行ifft变换恢复为时域输出yi(n)：
[0028][0029]
式中，fft为快速傅里叶变换，ifft为快速傅里叶逆变换，为卷积运算；则对于任一重复周期离散化的y(n)对应的信号表达式为：
[0030][0031]
进一步的，所述多脉冲相关处理模块的处理方法包括：经过所述步骤 s2)处理后得到的第一输出信号y(t)，按照设定的时序进入缓存重排模块，对第一输出信号y(t)进行数据缓存和按照距离单元重新排列，再送入脉冲相关模块处理得到所述第二输出信号y'(t)。
[0032]
与现有技术相比，本发明一种基于波形联动的雷达多径干扰抑制方法及系统的有益效果在于：通过信号处理和dds波形产生联动的方法，基于数学模型达到抑制多径的目的，取得很好的抑制效果；对回波(目标 干扰) 进行匹配滤波和多周期相关处理，利用多径干扰在滤波处理和相关处理中的失配性，提高了信干比和信噪比，并提升了小目标检测能力；对于复杂环境下的多径干扰，设置了可参数化的辅助抑制模式来修正干扰抑制有效性。具体的，
[0033]
1)通过信号处理机和dds联动工作的办法，实现了雷达发射信号调制交变和信号处理一体化，克服了仅基于信号后处理的传统抑制方法的局限性，具有更佳的抑制效果和算法升级能力；
[0034]
2)基于控制dds的波形调制交变和目标与多径的脉冲匹配差异性，信号处理机进一步级联了匹配滤波和多脉冲相关处理，最大程度降低了复杂环境下的多径干扰剩余，同时提高了小目标的检测信噪比；
[0035]
3)信号处理机的时序控制、参数配置和数学运算采用基于fpga的模块化软件设计，软件可迭代、易移植、易升级，工程实现计算量大大减少且效率高；同时设计灵活，带来了可测试性和可维修性的大大提高。
【附图说明】
[0036]
图1是本发明的流程框图；
[0037]
图2为本发明的信号处理机联动dds工作框图；
[0038]
图3为本发明的匹配滤波级联多脉冲相关处理流程图；
[0039]
图4为本发明的基于fpga信号处理机示意图。
【具体实施方式】
[0040]
实施例一：
[0041]
请参阅图1，其为本发明较佳实施例提供的一种基于波形联动的雷达多径干扰抑制方法的流程框图。一种基于波形联动的雷达多径干扰抑制方法，其包括步骤如下：
[0042]
s1)通过参数配置和时序控制，基于直接数字式频率合成器dds同步发射波形调制交变的实时雷达信号s(t)；
[0043][0044]
其中，i＝0,1,2,
…
为脉冲序列，m＝0，当在辅助抑制模式下，取m＝1或 m＝2，fix为向下取整函数；s(t)为线性调频脉冲信号，τ为发射脉冲宽度， a为发射脉冲幅度，b为发射信号带宽，f0为发射固定载频，tr为脉冲重复周期，为发射信号初始相位，j为虚部符号。
[0045]
s2)在系统时序的同步下，基于s(t)产生时序同步的冲激响应信号h(t)和散射回波信号r(t)进行加窗匹配滤波处理，得到第一输出信号y(t)：
[0046][0047]
其中，为卷积运算；k(t)为回波散射系数与窗函数的时域乘积，sinc为辛克函数，fd为多普勒频率，为散射相位；
[0048]
s3)对所述第一输出信号y(t)进行多脉冲相关处理，得到第二输出信号 y'(t)：
[0049][0050]
式中，y(t a
·
tr)为所述步骤s2)的多周期加窗匹配滤波处理输出，tr为脉冲重复周期，m＝0，当辅助修正模式时m＝1或m＝2可选。
[0051]
请参照图1，本实施例还提供了一种实现雷达多径干扰抑制方法的系统，其包括根据系统时钟同步发射波形调制交变实时雷达信号s(t)的dds信号发生模块、对所述实时雷达信号s(t)的雷达散射回波信号r(t)进行匹配滤波处理与多脉冲相关处理的信号处理模块，所述dds信号发生模块包括参数配置模块、同步时钟模块、第一累加器、相位寄存器、第二累加器、函数查找表、数模变换器、低通滤波器、上变频器以及功率放大器；所述信号处理模块包括信号预处理模块、加窗匹配滤波处理模块、数据寄存模块以及多脉冲相关处理模块。
[0052]
请参照图2，所述dds信号发生模块的处理方法为：通过参数配置模块配置频率控制字和相位控制字，在同步时钟模块产生的系统同步时钟的同步下联动dds，所述dds由所述第一累加器和所述相位寄存器组成；所述频率控制字作为第一累加器的一个输入，所述
相位寄存器的输出作为所述第一累加器的另一个输入，每一个时钟触发时，所述第一累加器累加的结果存入所述相位寄存器；所述相位寄存器存储的数据再与所述相位控制字在所述第二累加器中相加形成新的相位，并以此作为所述函数查找表的地址存入所述函数查找表，所述函数查找表的地址中保存为波形的幅度值，这些离散的幅度值经所述数模变换器和所述低通滤波器处理后还原为模拟波形；该模拟波形再经过所述上变频器和所述功率放大器处理后，即可实现系统同步发射波形调制交变的实时雷达信号s(t)。
[0053]
请参阅图3，所述加窗匹配滤波处理模块的处理方法包括：
[0054]
s21)对同步发射波形调制交变的实时雷达信号s(t)、基于s(t)的雷达散射回波信号r(t)、基于s(t)的冲激响应信号h(t)、窗函数信号w(t)、第一输出信号y(t)、第二输出信号y'(t)，按照重复周期进行信号的数字量化，得到si(n)、 ri(n)、hi(n)、w(n)、yi(n)、yi'(n)，其中i＝0,1,2,
…
为脉冲序列， n＝0,1,2,
…
,n-1为信号序列；
[0055]
s22)ri(n)、hi(n)、yi(n)经快速傅里叶变换得到频域信号ri(k)、hi(k)、 yi(k)；
[0056]
s23)将每一个脉冲重复周期的发射信号和泰勒窗函数信号通过共轭翻转相乘产生每周期对应的冲激响应信号hi(n)：
[0057]hi
(n)＝s
i*
(n-1-n)
·
w(n)i＝0,1,2,
…
，n＝0，1，
…
，n-1；
[0058]
式中，s
i*
()为si()的复共轭，w(n)为泰勒窗函数，n为冲击响应长度；
[0059]
泰勒窗函数w(n)为：
[0060][0061]
式中，n窗函数长度；
[0062]
s24)对每一重复周期的散射回波信号ri(n)和冲激响应信号hi(n)补零；
[0063]
s25)然后进行卷积处理，卷积在频域进行：将第i个重复周期的散射回波信号ri(n)和冲激响应信号hi(n)分别进行fft变换，得到的结果再进行 ifft变换恢复为时域输出yi(n)：
[0064][0065]
式中，fft为快速傅里叶变换，ifft为快速傅里叶逆变换，为卷积运算；
[0066]
则对于任一重复周期离散化的y(n)对应的信号表达式为：
[0067][0068]
经过所述步骤s2)处理后得到的第一输出信号y(t)，按照设定的时序进入缓存重排模块，对第一输出信号y(t)进行数据缓存和按照距离单元重新排列，再送入脉冲相关模块处理得到y'(n)；对于任一重复周期离散化的y'(n) 对应的信号表达式为：
[0069][0070]
请参阅图4，本实施例还提供一种基于fpga的信号处理机，在基于 fpga信号处理机中工程化实现。一种基于fpga的信号处理机，其包括 fpga、位于所述fpga外围的dds、adc、ddr、flash和mcu。其中，fpga通过dds、adc、同步时钟syn_clk和控制信号control与外部的上下变频单元up/down freq unit互联，fpga通过总线与ddr、flash 和mcu交换数据、
数据存储、数据通信和执行任务管理，fpga通过可扩展的网络和串口等数字接口与上位机pc进行通信。在fpga芯片内部，设置有同步时钟模块、参数配置模块、模式修正模块、所述加窗匹配滤波处理模块和所述多脉冲相关处理模块。
[0071]
以上所述的仅是本发明的一些实施方式。对于本领域的普通技术人员来说，在不脱离本发明创造构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。