锁相环电路的制作方法

1.本技术涉及集成电路技术领域，具体而言，涉及一种锁相环电路。


背景技术：

2.随着集成电路工艺的提升和通信技术的飞速发展，锁相环在各个领域得到了广泛的应用。在高速有线通信，射频无线通信、光纤通信以及高性能数字电路等领域，锁相环都占有重要的地位。锁相环对噪声有很高的要求，一般锁相环噪声的来源有压控振荡器，多模分频器，参考输入基准时钟，鉴频鉴相器，电荷泵，环路滤波器等，这些模块会不同程度的影响到锁相环最终的性能。同时，随着usb的广泛应用，usb数据传输的速度越来越高，这样对usb接口芯片中重要模块锁相环的噪声水平提出了严重挑战。
3.因此，目前亟需一种低噪声的锁相环电路。


技术实现要素：

4.本技术实施例提供了一种锁相环电路，以至少解决现有技术中锁相环电路的噪声较大的技术问题。
5.根据本技术实施例，提供了一种锁相环电路，包括顺序电连接的充放电单元、滤波单元、压控振荡器和分频器，其中，充放电单元具有第一输入端和第二输入端，第一输入端用于输入参考信号，第二输入端与分频器的输出端电连接，用于输入反馈信号，充放电单元用于根据参考信号和反馈信号，输出电流信号，电流信号包括充电电流信号和放电电流信号中的任意一种，滤波单元包括：第一滤波模块，与充放电单元的输出端电连接，第一滤波模块包括第一滤波器，用于对电流信号进行滤波，得到第一电压信号；第二滤波模块，与第一滤波模块的输出端电连接，第二滤波模块包括并联的第一支路和第二支路，第一支路和第二支路中均包括开关器件，开关器件用于控制第一支路和第二支路的电压比，第二支路还包括第二滤波器，用于对第一电压信号进行滤波，得到第二电压信号。
6.可选地，第二滤波模块包括比例控制电路，比例控制电路包括第一支路、第二支路，比例控制电路用于控制经过第一支路的电流与经过第二支路的电流的电流比。
7.可选地，比例控制电路为电流镜电路，电流镜电路包括电源和多个电流镜单元，各电流镜单元包括mos管和开关器件，各mos管的源级通过开关器件与电源电连接。
8.可选地，第一支路包括第一pmos管和第二pmos管，第一pmos管的源级和第二pmos管的源级连接电源，第二pmos管的栅极分别连接第一pmos管的漏极第一pmos管的栅极和第一滤波模块的输出端，第二pmos管的漏极连接压控振荡器的输入端。
9.可选地，第二支路包括：第二滤波器；n个第三pmos管，n个第三pmos管并联，各第三pmos管的源级连接电源，各第三pmos管的栅极连接第一滤波模块的输出端，各第三pmos管的漏极连接压控振荡器的输入端，n为大于1的自然数。
10.可选地，第二滤波器包括第一电阻和第一电容，其中：第一电阻的第一端与第一滤波模块的输出端电连接，第一电阻的第二端与第一电容的第一端电连接，第一电容的第二
端与n个第三pmos管的源级电连接。
11.可选地，第一滤波模块为环路滤波器。
12.可选地，环路滤波器包括第二电容、第三电容、第四电容、第二电阻和第三电阻，其中：第二电容的第一端、第二电阻的第一端和第三电阻的第一端与充放电单元的输出端电连接，第二电阻的第二端与第三电容的第一端电连接，第二电阻的第二端与第四电容的第一端电连接，第二电容的第二端、第三电容的第二端和第四电容的第二端接地。
13.可选地，环路滤波器还包括nmos管，nmos管的源级与第二电容的第二端、第三电容的第二端和第四电容的第二端电连接，nmos管的栅极与第二电阻的第二端与第三电容的第一端电连接，nmos管的漏极为环路滤波器的输出端。
14.可选地，充放电单元包括：鉴频鉴相器，具有第一输入端和第二输入端，鉴频鉴相器用于接收反馈信号和参考信号，并产生电压脉冲信号；电荷泵，用于将电压脉冲信号转化为电流信号。
15.在本技术实施例中，提供了一种锁相环电路，包括电连接的充放电单元、滤波单元、压控振荡器和分频器，其中，滤波单元包括第一滤波模块和第二滤波模块，第一滤波模块中的第一滤波器能够对电流信号进行滤波，得到第一电压信号，且由于第二滤波模块包括并联的第一支路和第二支路，第一支路和第二支路中均包括开关器件，开关器件用于控制第一支路和第二支路的电压比，第二支路还包括第二滤波器，用于对第一电压信号进行滤波，得到第二电压信号，从而能够通过上述开关器件控制第一支路和第二支路，将压控振荡器前面的控制电压分为占比不同的两部分，占比较小的一部分是快通路，占比较大的一部分是慢通路，经过第一滤波模块滤波后的控制电压一部分经过快通路直接控制压控振荡器，另一部分通过慢通路中的第二滤波器再滤波后控制压控振荡器，这样噪声源被分为了两个部分，通过第二滤波器的控制电压会由于滤波而过滤一部噪声。同时，加入的第二滤波器引入了一个零点和一个极点，适当调整第二滤波器不会影响到锁相环的稳定，从而到达降低锁相环噪声的目的。
附图说明
16.此处所说明的附图用来提供对本技术的进一步理解，构成本技术的一部分，本技术的示意性实施例及其说明用于解释本技术，并不构成对本技术的不当限定。在附图中：
17.图1是根据本技术实施例提供的一种锁相环电路的结构示意图；
18.图2是图1中示出的锁相环电路中一种rc网络的结构示意图；
19.图3是图1中示出的锁相环电路中另一种rc网络的结构示意图；
20.图4是根据现有技术中提供的一种锁相环电路的结构示意图。
21.其中，上述附图包括以下附图标记：
22.10、充放电单元；110、鉴频鉴相器；120、电荷泵；20、第一滤波器；210、第二电容；220、第三电容；230、第四电容；240、第二电阻；250、第三电阻；260、nmos管；310、电源；320、第一pmos管；330、第二pmos管；340、第三pmos管；350、第一电阻；360、第一电容；40、压控振荡器；50、分频器。
23.10＇、鉴频鉴相器；20＇、电荷泵；30＇、滤波器；40＇、压控振荡器；50＇、分频器。
具体实施方式
24.为了使本技术领域的人员更好地理解本技术方案，下面将结合本技术实施例中的附图，对本技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本技术一部分的实施例，而不是全部的实施例。基于本技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本技术保护的范围。
25.需要说明的是，本技术的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本技术的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
26.根据本技术实施例，提供了一种锁相环电路，如图1所示，包括顺序电连接的充放电单元10、滤波单元、压控振荡器40和分频器50，其中：充放电单元10具有第一输入端和第二输入端，第一输入端用于输入参考信号，第二输入端与分频器50的输出端电连接，用于输入反馈信号，充放电单元10用于根据参考信号和反馈信号，输出电流信号，电流信号包括充电电流信号和放电电流信号中的任意一种，滤波单元包括第一滤波模块和第二滤波模块，第一滤波模块与充放电单元10的输出端电连接，第一滤波模块包括第一滤波器20用于对电流信号进行滤波，得到第一电压信号第二滤波模块与第一滤波模块的输出端电连接，第二滤波模块包括并联的第一支路和第二支路，第一支路和第二支路中均包括开关器件，开关器件用于控制第一支路和第二支路的电压比，第二支路还包括第二滤波器，用于对第一电压信号进行滤波，得到第二电压信号。
27.采用上述锁相环电路，能够通过上述开关器件控制第一支路和第二支路，将压控振荡器40前面的控制电压分为占比不同的两部分，占比较小的一部分是快通路，占比较大的一部分是慢通路，经过第一滤波模块滤波后的控制电压一部分经过快通路直接控制压控振荡器40，另一部分通过慢通路中的第二滤波器再滤波后控制压控振荡器40，这样噪声源被分为了两个部分，通过第二滤波器的控制电压会由于滤波而过滤一部噪声。同时，加入的第二滤波器引入了一个零点和一个极点，适当调整第二滤波器不会影响到锁相环的稳定，从而到达降低锁相环噪声的目的。
28.在一些可选的实施方式中，如图1所示，上述充放电单元10包括鉴频鉴相器110和电荷泵120，鉴频鉴相器110具有第一输入端和第二输入端，鉴频鉴相器110用于接收反馈信号和参考信号，并产生电压脉冲信号；电荷泵120用于将电压脉冲信号转化为电流信号。
29.在一些可选的实施方式中，第二滤波模块包括比例控制电路，比例控制电路包括第一支路、第二支路，比例控制电路用于控制经过第一支路的电流与经过第二支路的电流的电流比。
30.在上述实施方式中，比例控制电路为电流镜电路，如图1所示，电流镜电路包括电源310和多个电流镜单元，各电流镜单元包括mos管和开关器件，各mos管的源级通过开关器件与电源310电连接。
31.示例性的，如图1所示，上述第一支路包括第一pmos管320和第二pmos管330，第一pmos管320的源级和第二pmos管330的源级连接电源310，第二pmos管330的栅极分别连接第一pmos管320的漏极第一pmos管320的栅极和第一滤波模块的输出端，第二pmos管330的漏极连接压控振荡器40的输入端。在开启的状态下，上述第二pmos管330的输出电流按1:1复制上述第一pmos管320的输入电流。
32.示例性的，如图1所示，上述第二支路包括第二滤波器和n个第三pmos管340，n个第三pmos管340并联，各第三pmos管340的源级连接电源310，各第三pmos管340的栅极连接第一滤波模块的输出端，各第三pmos管340的漏极连接压控振荡器40的输入端，n为大于1的自然数。在开启的状态下，上述n个第三pmos管340的输出电流按1:n复制上述第一pmos管320的输入电流，从而使第一支路和第二支路的输出电流比为1：n，进而通过调整1：n的电流比例调整第一支路与第二支路的电压比为1：n，由于经过第二支路的电压信号经过第二滤波器的滤波，使噪声能过滤掉很大一部分，从而等效为充放电单元10和第一滤波器20的总噪声的n/(n 1)经过上述第二滤波器滤波被降低。
33.示例性的，如图1所示，上述第二滤波器包括第一电阻350和第一电容360，其中：第一电阻350的第一端与第一滤波模块的输出端电连接，第一电阻350的第二端与第一电容360的第一端电连接，第一电容360的第二端与n个第三pmos管340的源级电连接。
34.在一些可选的实施方式中，上述第一滤波模块为环路滤波器。
35.示例性的，如图1所示，上述环路滤波器包括第二电容210、第三电容220、第四电容230、第二电阻240和第三电阻250，其中：第二电容210的第一端、第二电阻240的第一端和第三电阻250的第一端与充放电单元10的输出端电连接，第二电阻240的第二端与第三电容220的第一端电连接，第二电阻240的第二端与第四电容230的第一端电连接，第二电容210的第二端、第三电容220的第二端和第四电容230的第二端接地。
36.在上述示例中，如图1所示，环路滤波器还可以包括nmos管260，nmos管260的源级与第二电容210的第二端、第三电容220的第二端和第四电容230的第二端电连接，nmos管260的栅极与第二电阻240的第二端与第三电容220的第一端电连接，nmos管260的漏极为环路滤波器的输出端。上述nmos管260可以作为开关器件，控制第一电压信号向第二滤波模块的导通或关断。
37.上述示例中的锁相环电路的传递函数h
loop
(s)如下所示。
[0038][0039]
其中，cz为第三电容220的电容值，r为第二电阻240的电阻值，c
p
为第二电容210的电容值，c3为第四电容230的电容值，r3为第三电阻250的电阻值，cv为第一电容360的电容值，rv为第一电阻350的电阻值，n为分频比。
[0040]
其中，z
lpf
(s)为图2所示的第一电路结构的传递函数，其中，由于第三电阻250和第四电容230是第三个极点，极点位置比较远，对锁相环电路影响不大，因此，可以对第四电容230和第三电阻250做了忽略处理，使z
lpf
单纯为第二电阻240与第三电容220串联后再并联第二电容210。此时，第二电阻240与第三电容220串联的表达式为：r 1/scz，由于并联公式为：r1×
r2/(r1 r2)，因此，并联第二电容210后rc网络的传递函数的表达式为：{(r 1/scz)
×
1/sc
p
}/{(r 1/scz) 1/sc
p
}。
[0041]
其中，z
lpf
(s)为图3所示的第二电路结构的传递函数，其中，具有第一电阻350和第一电容360的rc网络的传递函数的表达式为：(1/scv)/(rv 1/scv)；k1和k2分别是快通路(第一支路导通时)和慢通路(第二支路导通时)的kvco，kvco是指锁相环(pll)电路中压控振荡器(vco)的频率/电压增益，单位为hz/v，由于慢通路经过了rc网络，因此，k2/s需要乘以上述rc网络的传递函数，得到第二电路结构的传递函数的表达式为：{(k1/s) (k2/s)
×
(1/scv)/(rv 1/scv)}。
[0042]
下面将结合图1和图4，进一步说明本技术中上述锁相环电路的工作原理。
[0043]
图4是现有技术中一种锁相环电路，当锁相环电路工作时，鉴频鉴相器10＇比较基准时钟信号与另一路反馈时钟信号的相位差和频率差，控制电荷泵20＇的充放电，接着充放电电荷通过滤波器30＇滤波，得到一个相对稳定的电压vc，vc控制压控振荡器40＇得到稳定输出时钟信号f
out
，f
out
经过分频器50＇分频，得到反馈时钟信号f
fb
，并输入鉴频鉴相器10＇，当f
fb
与输入基准时钟同频同相位时，锁相环锁定。上述锁相环电路存在很多噪声来源，如基准时钟本身的噪声，鉴频鉴相器10＇的噪声，电荷泵20＇不匹配带来的噪声，滤波器30＇中电阻的噪声，分频器50＇的噪声，这些噪声会通过整个环路贡献到最终的输出fout，影响锁相环的性能。
[0044]
图1是本技术实施例提供的一种锁相环电路，鉴频鉴相器110比较基准时钟信号与另一路反馈时钟信号的相位差和频率差，控制电荷泵120的充放电，接着充放电电荷通过第一滤波器20滤波，得到一个相对稳定的电压信号；与图1中的锁相环电路相比，将经过第一滤波器20的控制电压分为两路(快通路和慢通路)分别输入压控振荡器40，快通路流经第一支路，第一支路包括第一pmos管320和第二pmos管后直接输入压控振荡器40控制输出频率；慢通路流经第二支路，第二支路包括第一电阻350、第一电容360和n个第三pmos管340，电压信号通过第一电阻350和第一电容360滤波，再输入压控振荡器40控制输出频率，分频器59对压控振荡器40的输出进行分频，分频信号作为反馈时钟信号输入鉴频鉴相器110，当反馈时钟信号与基准时钟信号同频同相位时，锁相环锁定。
[0045]
本实施例的上述锁相环电路的基准时钟、鉴频鉴相器110、电荷泵120、第一滤波器20中第二电阻240和第三电阻250的噪声贡献在压控振荡器40上面就分成了两个部分，一个是v
c_fast
，另一个是v
c_slow
；通过合理的调配第一支路和第一支路的电压比，如v
c_fast
通路占比1，v
c_slow
通路占比n，使前面的总噪声中vc_fast的分占比为1/(n 1),vc_slow的分占比为n/(n 1)，由于慢通路经过了第一电阻350和第一电容360滤波，使噪声能过滤掉很大一部分，从而等效为基准时钟、鉴频鉴相器110、电荷泵120、第一滤波器20中第二电阻240和第三电阻250的总噪声的n/(n 1)经过上述第一电阻350和上述第一电容360滤波被降低。
[0046]
上述本技术实施例序号仅仅为了描述，不代表实施例的优劣。
[0047]
在本技术所提供的实施例中，应该理解到，所揭露的技术内容，可通过其它的方式
实现。其中，以上所描述的装置实施例仅仅是示意性的，例如单元的划分，可以为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，单元或模块的间接耦合或通信连接，可以是电性或其它的形式。
[0048]
作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
[0049]
另外，在本技术各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现，也可以采用软件功能单元的形式实现。
[0050]
所述集成的单元如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本技术的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的全部或部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可为个人计算机、服务器或者网络设备等)执行本技术各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：u盘、只读存储器(rom，read-only memory)、随机存取存储器(ram，random access memory)、移动硬盘、磁碟或者光盘等各种可以存储程序代码的介质。
[0051]
以上所述仅是本技术的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本技术原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本技术的保护范围。