通用型并网逆变器直接数字校正设计方法、装置和存储介质

1.本技术涉及通用型并网逆变器领域，尤其是通用型并网逆变器直接数字校正设计方法、装置和存储介质。


背景技术：

2.随着计算机控制技术的不断发展，控制系统日趋舍弃传统的模拟控制，而采用更加灵活简便的数字控制；但数字控制系统存在零阶保持器离散化误差、采样精度不足及数字控制固有延迟等问题，会退化系统稳定性指标，故难以达到与原模拟控制相同效果，因此需就数字控制系统进行校正。在工程实际中，常将相位裕度作为数字控制系统的待校正指标，但现存校正方法存在以下两个方面不足。一方面，s域校正需帕德(pade)近似化1.5拍延迟环节，故难以精准补偿相位裕度。另一方面，w域超前(滞后)设计以拉高(降低)系统截止频率为途径，改善相位裕度；但是超前校正使系统截止频率高频偏移，进而引起相角损耗；滞后校正为利用系统自身有限的相位储备达到补偿目的，若系统自身相位储备不足，则可能无法实现期望补偿效果；显然，上述超前(滞后)校正设计均存在一定局限性，难以达到期望补偿相位裕度。
3.因此，相关技术存在的上述技术问题亟待解决。


技术实现要素：

4.本技术旨在解决相关技术中的技术问题之一。为此，本技术实施例提供通用型并网逆变器直接数字校正设计方法、装置和存储介质，能够在相对任意截止频率下，精准补偿指定相位裕度。
5.根据本技术实施例一方面，提供一种通用型并网逆变器直接数字校正设计方法，所述方法包括：
6.计算待校正逆变器控制系统的开环截止频率ω
cg
及相位裕度γ；
7.设定期望截止频率ω
cg-exp
及期望相位裕度γ
exp
，确定相角缺额φ
ad
；
8.将超前校正器的极点pc、零点zc配置在z平面单位圆内的正实轴上，且zc＞pc，并使pc与zc分别指向极坐标为exp(jω
cg-exp
t)的标记点，相量的夹角等于相角缺额φ
ad
；
9.根据预设要求计算校正器开环增益修正系数k
gc
；
10.根据不同控制性能指标需求选择预设的推荐配置方案；
11.求出差分方程。
12.在其中一个实施例中，所述开环截止频率ω
cg
的计算公式为：
[0013][0014]
其中，g
sys
(z)为逆变器控制系统的开环传递函数，t为采样时间。
[0015]
在其中一个实施例中，所述相角缺额φ
ad
的计算公式为：
[0016]
[0017]
其中，γ
exp
为期望相位裕度，g
sys
为逆变器控制系统的开环传递函数，ω
cg-exp
为设定期望截止频率。
[0018]
在其中一个实施例中，所述极点pc和所述零点zc在实轴上相对位置的确定方法包括：
[0019]
使pc与zc分别指向极坐标为exp(jω
cg-exp
t)的标记点，相量的夹角等于相角缺额φ
ad
。
[0020]
在其中一个实施例中，zc和pc在实轴上相对位置关系为：
[0021]
zc＞pc[0022]
zc和pc指向极坐标为exp(jω
cg-exp
t)的标记点的2个相量的夹角关系为：
[0023]
φ
zc-φ
pc
＝φ
ad
[0024]
zc在实轴上相对位置计算公式为：
[0025][0026]
pc在实轴上相对位置计算公式为：
[0027][0028]
其中，ω
cg-exp
为设定期望开环截止频率，t为采样时间，φ
pc
为极点pc在z平面指向标记点的幅角，φ
zc
为极点zc在z平面指向标记点的幅角。
[0029]
在其中一个实施例中，校正器开环增益修正系数k
gc
的计算公式为：
[0030][0031]
在其中一个实施例中，gc(z)为校正器传递函数，且有以下公式：
[0032][0033]
在其中一个实施例中，所述预设的推荐配置方案包括第一推荐配置方案和第二推荐配置方案；
[0034]
所述第一推荐配置方案为：将pc配置在原点，即pc＝0；
[0035]
所述第二推荐配置方案为：将pc配置为：
[0036][0037][0038]
其中，pw为w域超前校正器的极点。
[0039]
根据本技术实施例一方面，提供通用型并网逆变器直接数字校正设计装置，所述装置包括：
[0040]
第一模块，用于计算待校正逆变器控制系统的开环截止频率ω
cg
及相位裕度γ；
[0041]
第二模块，用于设定期望截止频率ω
cg-exp
及期望相位裕度γ
exp
，确定相角缺额φ
ad
；
[0042]
第三模块，用于将超前校正器的极点pc、零点zc配置在z平面单位圆内的正实轴上，且zc＞pc，并使pc与zc分别指向极坐标为exp(jω
cg-exp
t)的标记点，相量的夹角等于相角缺
额φ
ad
；
[0043]
第四模块，用于根据预设要求计算校正器开环增益修正系数k
gc
；
[0044]
第五模块，用于根据不同控制性能指标需求选择预设的推荐配置方案；
[0045]
第六模块，用于求出差分方程。
[0046]
根据本技术实施例一方面，提供.通用型并网逆变器直接数字校正设计装置，所述装置包括：
[0047]
至少一个处理器；
[0048]
至少一个存储器，所述存储器用于存储至少一个程序；
[0049]
当至少一个所述程序被至少一个所述处理器执行时实现如前面实施例所述的通用型并网逆变器直接数字校正设计方法。
[0050]
根据本技术实施例一方面，提供存储介质，所述存储介质存储有处理器可执行的程序，所述处理器可执行的程序被处理器执行时实现如前面实施例所述的通用型并网逆变器直接数字校正设计方法。
[0051]
本技术实施例提供的通用型并网逆变器直接数字校正设计方法、装置和存储介质的有益效果为：1)可以实现在相对任意指定开环截止频率条件下，精准补偿控制系统的相位裕度；2)校正器设计方法仅在z域进行，无需z域与w域的复域变换，也无需将含e
st
的计算延迟环节、零阶保持器环节近似线性化；3)设计过程简单明了，尤其是避免了校正器参数试凑，极大地降低了工程师的设计负担。
[0052]
本技术的附加方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本技术的实践了解到。
附图说明
[0053]
为了更清楚地说明本技术实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0054]
图1为本技术实施例提供的通用型并网逆变器直接数字校正设计方法的流程图；
[0055]
图2为本技术实施例提供的通用型并网逆变器结构及控制框图；
[0056]
图3为本技术实施例提供的极点pc和零点zc的配置示意图；
[0057]
图4为本技术实施例提供的通用型并网逆变器直接数字校正设计装置的示意图；
[0058]
图5为本技术实施例提供的另一通用型并网逆变器直接数字校正设计装置的示意图。
具体实施方式
[0059]
为了使本技术领域的人员更好地理解本技术方案，下面将结合本技术实施例中的附图，对本技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本技术一部分的实施例，而不是全部的实施例。基于本技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本技术保护的范围。
[0060]
本技术的说明书和权利要求书及附图中的术语“第一”、“第二”、“第三”和“第四”等是用于区别不同对象，而不是用于描述特定顺序。此外，术语“包括”和“具有”以及它们任何变形，意图在于覆盖不排他的包含。例如包含了一系列步骤或单元的过程、方法、系统、产品或设备没有限定于已列出的步骤或单元，而是可选地还包括没有列出的步骤或单元，或可选地还包括对于这些过程、方法、产品或设备固有的其它步骤或单元。
[0061]
在本文中提及“实施例”意味着，结合实施例描述的特定特征、结构或特性可以包含在本技术的至少一个实施例中。在说明书中的各个位置出现该短语并不一定均是指相同的实施例，也不是与其它实施例互斥的独立的或备选的实施例。本领域技术人员显式地和隐式地理解的是，本文所描述的实施例可以与其它实施例相结合。
[0062]
随着计算机控制技术的不断发展，控制系统日趋舍弃传统的模拟控制，而采用更加灵活简便的数字控制；但数字控制系统存在零阶保持器离散化误差、采样精度不足及数字控制固有延迟等问题，会退化系统稳定性指标，故难以达到与原模拟控制相同效果，因此需就数字控制系统进行校正。在工程实际中，常将相位裕度作为数字控制系统的待校正指标，但现存校正方法存在以下两个方面不足。一方面，s域校正需帕德(pade)近似化1.5拍延迟环节，故难以精准补偿相位裕度。另一方面，w域超前(滞后)设计以拉高(降低)系统截止频率为途径，改善相位裕度；但是超前校正使系统截止频率高频偏移，进而引起相角损耗；滞后校正为利用系统自身有限的相位储备达到补偿目的，若系统自身相位储备不足，则可能无法实现期望补偿效果；显然，上述超前(滞后)校正设计均存在一定局限性，难以达到期望补偿相位裕度。
[0063]
为了解决上述问题，本技术提出了通用型并网逆变器直接数字校正设计方法，能够实现在相对任意截止频率下，精准补偿指定相位裕度。本发明适用于电力电子控制领域，尤其适用于智能电网中的电力电子接口装置的电能质量调控及稳定性改善。
[0064]
图1为本技术实施例提供的通用型并网逆变器直接数字校正设计方法的流程图。如图1所示，本技术提出的通用型并网逆变器直接数字校正设计方法包括：
[0065]
s101、计算待校正逆变器控制系统的开环截止频率ω
cg
及相位裕度γ。
[0066]
步骤s101中的所述开环截止频率ω
cg
的计算公式为：
[0067][0068]
其中，g
sys
(z)为逆变器控制系统的开环传递函数，t为采样时间。
[0069]
s102、设定期望截止频率ω
cg-exp
及期望相位裕度γ
exp
，确定相角缺额φ
ad
。
[0070]
具体地，步骤s102中的所述相角缺额φ
ad
的计算公式为：
[0071][0072]
其中，γ
exp
为期望相位裕度，g
sys
为逆变器控制系统的开环传递函数，ω
cg-exp
为设定期望截止频率。
[0073]
s103、将超前校正器极点pc、零点zc配置在z平面单位圆内正实轴上，且zc＞pc，并使pc与zc分别指向极坐标为exp(jω
cg-exp
t)的标记点，相量的夹角等于相角缺额
[0074]
s104、根据预设要求计算校正器开环增益修正系数k
gc
。
[0075]
本实施例中的校正器开环增益修正系数k
gc
的计算公式为：
[0076][0077]
本实施例中gc(z)为校正器传递函数，且有以下公式：：
[0078][0079]
s105、根据不同控制性能指标需求选择预设的推荐配置方案。
[0080]
具体地，步骤s105中所述预设的推荐配置方案包括第一推荐配置方案和第二推荐配置方案；所述第一推荐配置方案为：将pc配置在原点，即pc＝0；所述第二推荐配置方案为：将pc配置为：
[0081][0082][0083]
其中，pw为w域超前校正器的极点。
[0084]
s106、求出差分方程。
[0085]
图2为本技术实施例提供的通用型并网逆变器结构及控制框图。下标abc指a、b、c三相，为书写简便，且每相控制规律相同，故说明书余文均省略下标abc。在图2中，锁相环以采样网侧电压ug、编写算法获得电压相位，这些相位(ωnt、ωnt
±
2π/3)与参考电流幅值im合成得到参考电流i
ref
。并网逆变器一般采用电流控制方式，故采样并网电流ig，并设计闭环控制方式；e为并网电流跟踪误差，其值为：e＝i
ref-ig，将e作为输入信号送入比例准谐振控制器模块g
pqr
(z)，得到控制器输出uc；为避免载波与调制波多次交截，调制信号更新延迟一拍，即对应z
–1模块；脉宽调制采用对称规则采样法，得到脉冲序列信号，控制绝缘栅双极型晶体管(igbt)的开通关断。此外：u
dc
表示逆变器直流侧电压，u
inv
表示逆变器侧电压，l表示输出滤波电感。
[0086]
可选地，所述极点pc和所述零点zc在实轴上相对位置的确定方法包括：使pc与zc分别指向极坐标为exp(jω
cg-exp
t)的标记点，相量的夹角等于相角缺额φ
ad
。图3为本技术实施例提供的极点pc和零点zc的配置示意图，如图3所示，将超前校正器的极点pc、零点zc配置在z平面单位圆内的正实轴上，且应有zc＞pc；并且从pc、zc指向标记点[极坐标为exp(jω
cg-exp
t)]的向量的夹角恰好等于φ
ad
。需要说明的是，若将极点pc配置在单位圆内负实轴上，则控制器输出存在严重高频振荡；若将极点配置在单位圆内非实轴上，即校正器传递函数z的系数含有虚部，则难以编程实现。
[0087]
由图3，利用初等三角函数关系易知：pc与zc相对位置的约束关系，zc和pc在实轴上相对位置关系为：
[0088]
zc＞pc[0089]
zc和pc指向极坐标为exp(jω
cg-exp
t)的标记点的2个相量的夹角关系为：
[0090]
φ
zc-φ
pc
＝φ
ad
[0091]
zc在实轴上相对位置计算公式为：
[0092]
[0093]
相应的，pc在实轴上相对位置计算公式为：
[0094][0095]
其中，ω
cg-exp
为设定期望开环截止频率，t为采样时间，φ
pc
为极点pc在z平面指向标记点的幅角，φ
zc
为极点zc在z平面指向标记点的幅角。
[0096]
上式中，φ
zc
、φ
pc
分别为zc和pc指向期望开环截止频率标记点的向量角，且有φ
pc
φ
ad
＝φ
zc
。若先配置pc，即可确定φ
pc
及φ
zc
，随后由zc的计算式确定zc的位置，反之亦然。
[0097]
需要注意的是，由pc与zc的计算式可确定校正器零极点有无穷种配置方案。例如，以ω
cg-exp
＝5087.7rad/s，γ
exp
＝60
°
为控制系统性能要求，则可确定φ
ad
＝19.65
°
；那么，结合pc与zc的计算式可知：校正器零点zc允许的配置范围为[0.4471,1]，对应极点pc允许的配置范围为[0,0.8300]。因此，当极点pc在z平面沿实轴正方向从0移动到0.8300时，都有一个满足条件的zc在[0.4471,1]范围与之对应，本领域技术人员可知，在直接数字校正方法中，校正器的零极点有无穷种配置方案，本技术不加以赘述。
[0098]
本说明书以一台6.6kw并网逆变器为对象，陈述所述校正方法的设计步骤及原理。需注意：本说明书案例中，采用了谐振频率ωn＝100πrad/s的比例准谐振(pqr)控制器，用于精准跟踪50hz工频信号；但不局限于此，可通过改变控制器谐振频率实现谐波补偿，可广泛应用于有源电力滤波器。“通用型逆变器结构”可指l型，lcl型输出滤波形式；电流控制可指：比例准谐振(pqr)控制，比例谐振(pr)控制，比例积分微分(pid)控制，无差拍控制。本说明书仅以l型输出滤波形式，采用pqr控制的逆变器为示例，对所保护的直接数字校正方法进行步骤阐述，不应理解为对本发明的限制。
[0099]
表1逆变器示例的电气及控制参数
[0100][0101]
通过图2易得并网逆变器控制系统的开环传递函数为：
[0102][0103][0104][0105]
式中：g
pqr
(z)为比例准谐振控制器g
pqr
(s)离散化的结果。
[0106]
需要注意的是：工程上有7种典型方法可用于g
pqr
(s)到g
pqr
(z)的离散化；本说明书
仅以双线性变换法作为设计实例，用于解释本发明，而不能理解为对本发明的限制。工程上的7种典型离散化方法指：预曲双线性变换法、双线性变换法、零极点匹配法、脉冲响应不变法、阶跃响应不变法、后向差分法、前向差分法。
[0107]
采用双线性变换法离散化g
pqr
(s)后，g
pqr
(z)中的系数表达式分别为：
[0108]
h3＝1、h4＝0、h5＝-1。
[0109]
将表1逆变器示例的电气及控制参数代入计算式g
sys
(z)；以(z)；以为依据，可以分别计算出系统的截止频率ω
cg
和相位裕度γ，具体为：ω
cg
＝4740.8rad/s，γ＝42.87
°
。
[0110]
为了验证本技术技术方案的可行性，本技术进行了第一推荐配置方案和第二推荐配置方案的验证。验证过程具体如下：
[0111]
(1)以逆变器控制系统单位阶跃响应为依据，验证第一推荐配置方案的合理性。
[0112]
在本说明书案例中，以ω
cg-exp
＝5087.7rad/s，γ
exp
＝60
°
为控制系统性能要求，则可确定那么：校正器零点zc允许的配置范围为[0.4471,1]，对应极点pc允许的配置范围为[0,0.8300]。为对比第一推荐配置方案(zc＝0.4471、pc＝0)与其他非推荐配置方案的性能差异，可在zc＝[0.4471,1]的范围内等间隔安插8个待配置零点；那么，以上10种校正器零极点配置方位及开环增益修正系数，见表2。
[0113]
表2校正器零极点配置方位及开环增益修正系数
[0114][0115]
进一步，分析以上10种配置方案下，闭环传递函数的单位阶跃响应。分析可知：当校正器极点pc沿实轴正方向移动，相应阶跃响应峰值时间延长；具体地：配置1、2、3的阶跃响应峰值时刻为第3拍，其余配置峰值时刻均为第4拍；当校正器极点由配置1依次变化至配置10，相应调整时间不断延长；具体地，配置1到配置10的调整时间依次为：7.79ms、8.09ms、8.42ms、8.80ms、9.25ms、9.82ms、10.61ms、11.86ms、14.60ms、∞ms。
[0116]
因此，采用配置1(第一推荐配置方案)可使系统具有最短峰值时间及调整时间，即采用该方案可使系统具有最佳的动态性能。
[0117]
(2)以系统稳态精度及高频衰减特性为依据，验证第二推荐配置方案(zc＝
0.46903、pc＝0.4609、k
gc
＝1.3156)的合理性。
[0118]
为避免赘余，仅对比分析配置1(第一推荐配置方案)、第二推荐配置方案及配置9；将该3种配置方案映射至w域，分别分析校正器、校正后系统的幅频特性。
[0119]
经计算：第一推荐配置方案、第二推荐配置方案、配置9对应的转折频率比α(极点转折频率与零点转折频率之比)为：2.61、2.01、4.11；第二推荐配置方案在校正器的w域频率特性几何中点进行相位补偿，对应转折频率比α最小，即：使得校正器低频段和高频段的垂直距离最短(该距离为20lgα)；故推测：第二推荐配置方案产生较小稳态精度损失及较低高频噪声。
[0120]
事实上，在低频段，校正器的直流增益为：0.9162、0.7559、0.2898(分别对应第一推荐配置方案、第二推荐配置方案、配置9)，即系统低频段幅频特性曲线分别被拉低了0.76db、2.43db、10.75db；且结合稳态误差计算可知：第一推荐配置方案、第二推荐配置方案、配置9对应的速率误差常数分别是4275.8、3527.1、1352.1；进一步，从系统单位斜坡响应亦得以验证：第二推荐配置方案具有适中的跟踪性能，即适中的稳态速率误差。
[0121]
在高频段，系统幅频特性曲线分别被拉高了7.58db、3.64db、1.52db，即第二推荐配置方案产生较少的高频噪声。显然：第二推荐配置方案可使校正后的系统具有相对适中的低频和高频特性。
[0122]
(3)验证校正方法准确性
[0123]
经计算，采用配置1—配置10、第二推荐配置方案，开环控制系统均在期望截止频率5087.7rad/s处穿越0db线；且在该频率处，开环系统的相角为-120
°
，即相位裕度为60
°
，满足期望相位裕度值。因此，本技术可实现：在相对任意截止频率下，精准补偿指定相位裕度。
[0124]
此外，本技术还提出了一种通用型并网逆变器直接数字校正设计装置，如图4，所述装置包括：
[0125]
第一模块401，用于计算待校正逆变器控制系统的开环截止频率ω
cg
及相位裕度γ；
[0126]
第二模块402，用于设定期望截止频率ω
cg-exp
及期望相位裕度γ
exp
，确定相角缺额φ
ad
；
[0127]
第三模块403，用于将超前校正器的极点pc、零点zc配置在z平面单位圆内的正实轴上，且zc＞pc，并使pc与zc分别指向极坐标为exp(jω
cg-exp
t)的标记点，相量的夹角等于相角缺额φ
ad
；
[0128]
第四模块404，用于根据预设要求计算校正器开环增益修正系数k
gc
；
[0129]
第五模块405，用于根据不同控制性能指标需求选择预设的推荐配置方案；
[0130]
第六模块406，用于求出差分方程。
[0131]
此外，本技术还提出了一种通用型并网逆变器直接数字校正设计装置，如图5，所述装置包括：
[0132]
至少一个处理器501；
[0133]
至少一个存储器502，所述存储器502用于存储至少一个程序；
[0134]
当至少一个所述程序被至少一个所述处理器501执行时实现如前面实施例所述的通用型并网逆变器直接数字校正设计方法。
[0135]
此外，本技术还提出了一种存储介质，所述存储介质存储有处理器可执行的程序，所述处理器可执行的程序被处理器执行时实现如前面实施例所述的通用型并网逆变器直接数字校正设计方法。
[0136]
同理，上述方法实施例中的内容均适用于本存储介质实施例中，本存储介质实施例所具体实现的功能与上述方法实施例相同，并且达到的有益效果与上述方法实施例所达到的有益效果也相同。
[0137]
在一些可选择的实施例中，在方框图中提到的功能/操作可以不按照操作示图提到的顺序发生。例如，取决于所涉及的功能/操作，连续示出的两个方框实际上可以被大体上同时地执行或方框有时能以相反顺序被执行。此外，在本技术的流程图中所呈现和描述的实施例以示例的方式被提供，目的在于提供对技术更全面的理解。所公开的方法不限于本文所呈现的操作和逻辑流程。可选择的实施例是可预期的，其中各种操作的顺序被改变以及其中被描述为较大操作的一部分的子操作被独立地执行。
[0138]
此外，虽然在功能性模块的背景下描述了本技术，但应当理解的是，除非另有相反说明，功能和/或特征中的一个或多个可以被集成在单个物理装置和/或软件模块中，或者一个或多个功能和/或特征可以在单独的物理装置或软件模块中被实现。还可以理解的是，有关每个模块的实际实现的详细讨论对于理解本技术是不必要的。更确切地说，考虑到在本文中公开的装置中各种功能模块的属性、功能和内部关系的情况下，在工程师的常规技术内将会了解该模块的实际实现。因此，本领域技术人员运用普通技术就能够在无需过度试验的情况下实现在权利要求书中所阐明的本技术。还可以理解的是，所公开的特定概念仅仅是说明性的，并不意在限制本技术的范围，本技术的范围由所附权利要求书及其等同方案的全部范围来决定。
[0139]
功能如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本技术的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行本技术各个实施例方法的全部或部分步骤。而前述的存储介质包括：u盘、移动硬盘、只读存储器(rom，read-only memory)、随机存取存储器(ram，random access memory)、磁碟或者光盘等各种可以存储程序代码的介质。
[0140]
在流程图中表示或在此以其他方式描述的逻辑和/或步骤，例如，可以被认为是用于实现逻辑功能的可执行指令的定序列表，可以具体实现在任何计算机可读介质中，以供指令执行系统、装置或设备(如基于计算机的系统、包括处理器的系统或其他可以从指令执行系统、装置或设备取指令并执行指令的系统)使用，或结合这些指令执行系统、装置或设备而使用。就本说明书而言，“计算机可读介质”可以是任何可以包含、存储、通信、传播或传输程序以供指令执行系统、装置或设备或结合这些指令执行系统、装置或设备而使用的装置。
[0141]
计算机可读介质的更具体的示例(非穷尽性列表)包括以下：具有一个或多个布线的电连接部(电子装置)，便携式计算机盘盒(磁装置)，随机存取存储器(ram)，只读存储器(rom)，可擦除可编辑只读存储器(eprom或闪速存储器)，光纤装置，以及便携式光盘只读存储器(cdrom)。另外，计算机可读介质甚至可以是可在其上打印程序的纸或其他合适的介
质，因为可以例如通过对纸或其他介质进行光学扫描，接着进行编辑、解译或必要时以其他合适方式进行处理来以电子方式获得程序，然后将其存储在计算机存储器中。
[0142]
应当理解，本技术的各部分可以用硬件、软件、固件或它们的组合来实现。在上述实施方式中，多个步骤或方法可以用存储在存储器中且由合适的指令执行系统执行的软件或固件来实现。例如，如果用硬件来实现，和在另一实施方式中一样，可用本领域公知的下列技术中的任一项或他们的组合来实现：具有用于对数据信号实现逻辑功能的逻辑门电路的离散逻辑电路，具有合适的组合逻辑门电路的专用集成电路，可编程门阵列(pga)，现场可编程门阵列(fpga)等。
[0143]
在本说明书的上述描述中，参考术语“一个实施方式/实施例”、“另一实施方式/实施例”或“某些实施方式/实施例”等的描述意指结合实施方式或示例描述的具体特征、结构、材料或者特点包含于本技术的至少一个实施方式或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施方式或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施方式或示例中以合适的方式结合。
[0144]
尽管已经示出和描述了本技术的实施方式，本领域的普通技术人员可以理解：在不脱离本技术的原理和宗旨的情况下可以对这些实施方式进行多种变化、修改、替换和变型，本技术的范围由权利要求及其等同物限定。
[0145]
以上，以上实施例仅用以说明本技术的技术方案，而非对其限制；尽管参照前述实施例对本技术进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本技术各实施例技术方案的精神和范围。