包括RC-IGBT的半导体器件的制作方法

包括rc-igbt的半导体器件
技术领域
1.本发明涉及一种半导体器件，尤其涉及一种包括逆导绝缘栅双极型晶体管（rc-igbt）的半导体器件。


背景技术：

2.新生代半导体器件例如rc-igbt的技术发展的目的在于通过缩小器件几何形状来改进电器件特性并减少成本。虽然通过缩小器件几何形状可以减少成本，但是当增加每单位面积的器件功能性时，必须满足各种折衷和挑战。例如，作为温度的函数的开关效率和软度之间的折衷要求设计优化。
3.可能存在如下期望：改进低温下的软度和/或高温下的开关效率的设计窗口。


技术实现要素：

4.本公开的示例涉及一种半导体器件。该半导体器件包括半导体衬底，该半导体衬底包括具有二极管区域的rc-igbt。二极管区域包括p掺杂阳极区和n掺杂发射极效率调节区。阳极区或n掺杂发射极效率调节区中的至少一个包括深能级掺杂剂。
5.本公开的另一示例涉及一种制造半导体器件的方法。所述方法包括在半导体衬底中形成具有二极管区域的rc-igbt。形成二极管区域包括形成p掺杂阳极区和形成n掺杂发射极效率调节区。阳极区或发射极效率调节区中的至少一个包括深能级掺杂剂。
附图说明
6.附图被包括以提供对实施例的进一步理解，并且被并入在本说明书中并构成本说明书的一部分。附图说明了半导体器件的示例并且与描述一起用于解释示例的原理。在以下详细描述和权利要求中描述其他示例。
7.图1a是用于说明包括igbt区域和二极管区域的rc-igbt的示例的示意性平面图。
8.图1b至1i是用于说明图1a的rc-igbt的二极管区域的不同设计的示意性截面图。
9.图2a至2c是用于说明由边缘终止区域围绕的二极管区域和igbt区域的示例性布局的示意性俯视图。
10.图3a至3c分别是基于图1b至1d中说明的示例的rc-igbt的二极管区域的示意性截面图。
11.图4是用于说明示例性rc-igbt的二极管区域和igbt区域的示例的示意性截面图。
具体实施方式
12.在以下详细描述中，参考附图，附图形成详细描述的一部分并且在附图中作为说明示出了其中可以处理半导体衬底的特定示例。要理解，在不脱离本公开的范围的情况下可以利用其他示例并且可以进行结构或逻辑的改变。例如，针对一个示例说明或描述的特征可以在其他示例上使用或与其他示例结合使用，以产生又一示例。旨在本公开包括这样
的修改和变化。使用特定语言来描述示例，所述语言不应被解释为限制所附权利要求的范围。附图没有按比例绘制，并且仅用于说明的目的。如果没有另外阐述，则在不同附图中对应的元件由相同的附图标记来表示。
13.术语“具有”、“含有”、“包括”、“包含”等是开放的，并且术语指示所阐述结构、元件或特征的存在，但不排除另外的元件或特征的存在。冠词“一”、“一个”和“该”旨在包括复数以及单数，除非上下文另外明确指示。
14.术语“电连接”描述在电连接元件之间的永久性低电阻连接，例如相关元件之间的直接接触或经由金属和/或重掺杂半导体材料的低电阻连接。术语“电耦合”包括一个或多个适于信号和/或功率传输的居间元件（一个或多个）可以连接在电耦合元件之间，例如，可控制以在第一状态中临时提供低电阻连接和在第二状态中临时提供高电阻电去耦的元件。欧姆接触是一种非整流的电学结。
15.针对物理尺寸所给定的范围包括边界值。例如，参数y从a到b的范围读作a≤y≤b。同样适用于具有一个边界值的范围如“至多”和“至少”。
16.术语“在
…
上”和“在
…
上方”不要被解释为仅意味着“直接在
…
上”和“直接在
…
上方”。相反，如果一个元件位于另一元件“上”或“上方”（例如，层在另一层“上”或“上方”或者在衬底“上”或“上方”），则另一部件（例如，另一层）可以位于两个元件之间（例如，如果层在衬底“上”或“上方”，则另一层可以位于所述层和所述衬底之间）。
17.半导体器件的示例可以包括半导体衬底，该半导体衬底包括具有二极管区域的rc-igbt。二极管区域可以包括p掺杂阳极区和n掺杂发射极效率调节区。阳极区或n掺杂发射极效率调节区中的至少一个可以包括深能级掺杂剂。
18.半导体器件可以例如是集成电路、或分立半导体器件或半导体模块。半导体器件可以是或者包括功率半导体器件，例如，具有在第一主表面和与第一主表面相对定位的第二主表面之间的负载电流流动的垂直功率半导体器件。半导体器件可以是或者可以包括功率半导体rc-igbt。功率半导体器件可以被配置成传导大于1a或大于10a或甚至大于30a的电流，并且可以进一步被配置成使负载端子之间（例如rc-igbt的发射极和集电极之间）的电压在几百伏特上到几千伏特（例如400v、650v、1.2kv、1.7kv、3.3kv、4.5kv、5.5kv、6kv、6.5kv）的范围中阻断。例如，阻断电压可以对应于在功率半导体器件的数据表中指定的电压等级。
19.半导体衬底可以包括来自以下的半导体材料或由来自以下的半导体材料组成：iv族元素半导体、iv-iv化合物半导体材料、iii-v化合物半导体材料或ii-vi化合物半导体材料。来自iv族元素半导体的半导体材料的示例尤其包括硅（si）和锗（ge）。iv-iv化合物半导体材料的示例尤其包括碳化硅（sic）和硅锗（sige）。iii-v族化合物半导体材料的示例尤其包括砷化镓（gaas）、氮化镓（gan）、磷化镓（gap）、磷化铟（inp）、氮化铟镓（ingan）和砷化铟镓（ingaas）。ii-vi化合物半导体材料的示例尤其包括碲化镉（cdte）、碲镉汞（cdhgte）和碲镁镉（cdmgte）。例如，半导体衬底可以是或可以包括直拉（cz），例如磁直拉mcz或浮区带（fz），或外延沉积的硅半导体衬底。
20.例如，第一主表面可以是半导体器件的前表面或顶表面，而第二表面可以是半导体器件的背表面或后表面。例如，半导体衬底可以经由第二主表面附着到引线框架。在半导体衬底的第一主表面上方，可以布置接合焊盘，并且接合线可以接合在接合焊盘上。
21.掺杂剂通常创建在半导体衬底的能带隙内的杂质能级。能量上接近带边缘（导带最小值或价带最大值）的杂质能级被称为“浅”能级掺杂剂，而远离带边缘的杂质能级被称为“深”能级掺杂剂。对于硅半导体衬底，能量上比100mev更接近带边缘的杂质能级可以被称为浅能级掺杂剂，而比100mev更远离的杂质能级可以被称为深能级掺杂剂。对于碳化硅半导体衬底，能量上比250mev更接近带边缘的杂质能级可以被称为浅能级掺杂剂，而比250mev更远离的杂质能级可以被称为深能级掺杂剂。被电离以创建电子或空穴的掺杂剂的分数取决于温度和从费米能级测量的杂质能级的位置。在掺杂有浅能级掺杂剂的半导体衬底中，在诸如室温的中等温度下，施主（受主）几乎全部被电离。另一方面，掺杂有深能级掺杂剂的半导体衬底要求高的热能并且从而要求高温来电离掺杂剂。
22.发射极效率调节区可以被配置成调节二极管区域的发射极效率，以优化半导体器件的动态行为。对于一定水平的发射极掺杂，发射极效率调节区的掺杂水平越高，发射极效率越低，因此由于自由电荷载流子对漂移区带的减少淹没，减少这种器件的关断损耗。
23.沿着垂直于第一主表面的垂直方向，发射极效率调节区可以变成漂移区，例如n-掺杂漂移区。漂移区布置在发射极效率调节区和第二主表面之间。漂移区中的杂质或掺杂浓度可以至少在其垂直延伸的部分中随着到第一主表面的距离增加而逐渐地或逐步地增加或减少。根据其他示例，漂移区中的杂质浓度在垂直方向上可以是近似均匀的。对于基于硅的rc-igbt或二极管来说，漂移区中的平均杂质浓度可以在5
×
10
12
cm-3
与1
×
10
15
cm-3
之间，例如在从1
×
10
13
cm-3
到2
×
10
14
cm-3
的范围中。在基于sic的半导体器件的情况下，漂移区中的平均杂质浓度可以在5
×
10
14
cm-3
与1
×
10
17
cm-3
之间，例如在从1
×
10
15
cm-3
到2
×
10
16
cm-3
的范围中。漂移区的垂直延伸可以取决于垂直功率半导体器件的电压阻断要求，例如指定的电压等级。当在电压阻断模式中操作垂直功率半导体器件时，空间电荷区可以取决于施加到垂直功率半导体器件的阻断电压而部分地或全部地垂直延伸通过漂移区。当在指定的最大阻断电压或接近指定的最大阻断电压操作垂直功率半导体器件时，空间电荷区可以到达场阻止区或穿透到场阻止区中。场阻止区被配置成防止空间电荷区进一步到达在半导体衬底的第二表面处的阴极或集电极。
24.p掺杂阳极区可以电连接到在第一主表面处的第一电极。第一电极可以是第一负载端子l1（例如也用作二极管区域的阳极端子的rc-igbt的发射极端子），并且可以例如包括导电材料或导电材料的组合或由其组成，所述导电材料例如掺杂半导体材料（例如简并掺杂半导体材料）诸如掺杂多晶硅、金属或金属化合物。第一负载端子l1还可以包括这些材料的组合，例如衬垫或粘合材料和电极材料。例如，示例性接触或电极材料包括氮化钛（tin）和钨（w）、铝（al）、铜（cu）、铝或铜的合金（例如alsi、alcu或alsicu）、镍（ni）、钛（ti）、钨（w）、钽（ta）、银（ag）、金（au）、铂（pt）、钯（pd）中的一种或多种。
25.发射极效率调节区中的深能级施主可以允许通过调整阳极效率来抵消反向恢复电荷qrr以及因此关断开关损耗随着温度增加的增加。由于深能级施主在室温下可能没有完全电离并且其电离度在达到高温操作范围（例如125℃至200℃）时增加，使得阳极侧发射极区的发射极效率随着温度增加而减少，所以发射极效率调节区的有效性随着温度而增加。
26.由于深受主在低温下的电离减少并且与之相伴的阳极侧发射极的减少有效掺杂水平，所以阳极区中的深能级受主可以允许减少在安全操作区域的低温范围中（例如在-40
℃到0℃之间的温度下）的阳极发射极效率和峰值反向恢复电流。
27.例如，p掺杂阳极区或n掺杂发射极效率调节区中的至少一个可以包括浅能级掺杂剂和深能级掺杂剂的组合。将浅能级掺杂剂添加到阳极区和/或n掺杂发射极效率调节区中的深能级掺杂剂可以例如抵消硅半导体衬底中深能级掺杂剂的有限溶解度，使得可以实现发射极效率调节层或发射极层中的目标总掺杂剂剂量。
28.例如，半导体衬底可以是硅半导体衬底。阳极区可以包括硼、铝或镓中的至少一种作为浅能级受主，以及包括铟作为深能级受主。
29.例如，半导体衬底可以是硅半导体衬底。n掺杂发射极效率调节区可以包括磷、砷或锑中的至少一种作为浅能级施主，以及包括硒、碲或硫中的至少一种作为深能级施主。
30.例如，半导体衬底可以是碳化硅半导体衬底。阳极区可以包括铝作为浅能级受主以及包括镓或硼中的至少一种作为深能级受主。
31.例如，半导体衬底可以是碳化硅半导体衬底。n掺杂发射极效率调节区可以包括磷或氮中的至少一种作为浅能级施主，以及包括铬、硒或硫中的至少一种作为深能级施主。
32.例如，在沿着垂直于半导体衬底的第一主表面（例如，沿着半导体衬底的垂直方向）的n掺杂发射极效率调节区的延伸的至少区段中，浅能级施主浓度与深能级施主浓度之间的比可以在从0到20倍、或到10倍、或到5倍、或到2倍的范围中。
33.例如，在沿着垂直于第一主表面（例如沿着垂直方向）的阳极区的延伸的至少区段中，浅能级受主浓度与深能级受主浓度之间的比可以在从0到20倍、或到10倍、或到5倍、或到2倍的范围中。
34.例如，半导体器件可以进一步包括垂直于第一主表面例如沿着垂直方向延伸的多个第一沟槽结构。p掺杂阳极区可以由多个第一沟槽结构中的一对横向限制。例如，p掺杂阳极区可以直接邻接多个第一沟槽结构中的所述对的相对侧壁。
35.例如，n掺杂发射极效率调节区可以至少部分地由多个第一沟槽结构中的所述对横向限制。
36.例如，多个第一沟槽结构中的所述对中的每个沟槽结构可以包括电介质和电极。例如，电极可以电连接到igbt的第一负载端子，例如发射极端子。沟槽结构可以被配置成场板沟槽结构，所述场板沟槽结构可以例如在rc-igbt的阻断操作中有助于电荷补偿。
37.例如，rc-igbt可以包括igbt区域中的多个第二沟槽结构。多个第二沟槽结构可以垂直于半导体衬底的第一主表面延伸。每个第二沟槽结构可以包括栅极电介质，并且第二沟槽结构中的至少一些可以包括电连接到栅极端子的栅电极。
38.例如，二极管区域可以至少部分地被igbt区域包围。例如，二极管区域的较大部分，例如主要部分，可以被边缘终止区域包围，而二极管区域的较小部分可以被igbt区域包围。根据另一示例，二极管区域的较大部分，例如主要部分，可以被igbt区域包围，而二极管区域的较小部分可以被边缘终止区域包围。根据又一示例，二极管区域可以完全被igbt区域包围。
39.例如，多个第一沟槽结构中的所述对之间的台面区的第一宽度可以大于多个第二沟槽结构中的一对之间的台面区的第二宽度。这可以允许单独优化igbt区域中和二极管区域中的电特性。
40.例如，由多个第一沟槽结构中的一对横向限制的p掺杂阳极区可以包括浅能级掺
杂剂和深能级掺杂剂的组合。由多个第一沟槽结构中的第二对横向限制的n掺杂发射极效率调节区可以包括浅能级掺杂剂和深能级掺杂剂的组合。例如，由第一沟槽结构中的不同对限制的二极管台面区还可以关于以下中的至少一个不同：n掺杂发射极效率调节区和/或p掺杂阳极区中的深能级掺杂剂的不同种类数量、深能级掺杂剂（一个或多个）的种类（例如元素）、深能级掺杂剂（一个或多个）的浓度、浅能级掺杂剂的不同种类数量、浅能级掺杂剂（一个或多个）的种类（例如元素）、浅能级掺杂剂（一个或多个）的浓度。同样，沿着单个二极管台面区的区段还可以关于以下中的至少一个不同：n掺杂发射极效率调节区和/或p掺杂阳极区中的深能级掺杂剂的不同种类数量、深能级掺杂剂（一个或多个）的种类（例如元素）、深能级掺杂剂（一个或多个）的浓度、浅能级掺杂剂的不同种类数量、浅能级掺杂剂（一个或多个）的种类（例如元素）、浅能级掺杂剂（一个或多个）的浓度。例如，这可以允许在调节二极管区域中的电特性时的进一步的自由度。
41.例如，i）由多个第一沟槽结构中的所述对横向限制的n掺杂发射极效率调节区或者ii）由多个第一沟槽结构中的第二对横向限制的p掺杂阳极区中的至少一个可以包括浅能级掺杂剂和深能级掺杂剂中的仅一种。例如，由第一沟槽结构中的不同对限制的二极管台面区还可以关于以下中的至少一个不同：n掺杂发射极效率调节区和/或p掺杂阳极区中的深能级掺杂剂的不同种类数量、深能级掺杂剂（一个或多个）的种类（例如元素）、深能级掺杂剂（一个或多个）的浓度、浅能级掺杂剂的不同种类数量、浅能级掺杂剂（一个或多个）的种类（例如元素）、浅能级掺杂剂（一个或多个）的浓度。同样，沿着单个二极管台面区的区段还可以关于以下中的至少一个不同：n掺杂发射极效率调节区和/或p掺杂阳极区中的深能级掺杂剂的不同种类数量、深能级掺杂剂（一个或多个）的种类（例如元素）、深能级掺杂剂（一个或多个）的浓度、浅能级掺杂剂的不同种类数量、浅能级掺杂剂（一个或多个）的种类（例如元素）、浅能级掺杂剂（一个或多个）的浓度。例如，这可以允许在调节二极管区域中的电特性时的进一步的自由度。
42.例如，n掺杂发射极效率调节区可以包括沿着多个第一沟槽结构的纵向方向彼此间隔的多个发射极效率调节子区。例如，沿着多个第一沟槽结构的纵向方向彼此间隔的多个发射极效率调节子区还可以关于以下中的至少一个不同：深能级掺杂剂的不同种类数量、深能级掺杂剂（一个或多个）的种类（例如元素）、深能级掺杂剂（一个或多个）的浓度、浅能级掺杂剂的不同种类数量、浅能级掺杂剂（一个或多个）的种类（例如元素）、浅能级掺杂剂（一个或多个）的浓度。
43.例如，半导体器件可以进一步包括布置在发射极效率调节区和半导体衬底的第二主表面之间的漂移区。漂移区中的少数载流子寿命可以大于20μs，或者甚至大于40μs，或者甚至大于100μs。漂移区可以没有显著浓度的、在能带隙中创建深复合中心的寿命限制（lifetime-killing）杂质（例如，诸如铂、铬或金的金属），这由通过实现发射极效率调节区或通过使用深能级受主来掺杂阳极侧发射极而减少的发射极效率来实现。
44.例如，第一主表面上方的布线区域可以包括硅酸盐玻璃，其中，硅酸盐玻璃包括未掺杂的硅酸盐玻璃以及磷硅酸盐玻璃和硼磷硅酸盐玻璃的组中的仅仅磷硅酸盐玻璃。这可以允许减少用于扩散的热预算。在一些其他示例（例如工艺，涉及用于形成布线区域的快速热退火工艺）中，硼磷硅酸盐玻璃还可以例如是布线区域的一部分。
45.上面关于半导体器件的特征描述的功能或结构细节应当同样适用于下面描述的
方法的对应特征。
46.制造半导体器件的方法的示例可以包括在半导体衬底中形成具有二极管区域的rc-igbt。形成二极管区域可以包括形成p掺杂阳极区和形成n掺杂发射极效率调节区。阳极区或发射极效率调节区中的至少一个可以包括深能级掺杂剂。
47.例如，所述方法可以进一步包括在半导体衬底的第一主表面上方形成掩模。二极管的至少一个台面区可以被该掩模覆盖。可以在二极管的至少一个其他台面区上方布置掩模开口。从而，台面区可以关于以下中的至少一个不同：n掺杂发射极效率调节区和/或p掺杂阳极区中的深能级掺杂剂的不同种类数量、深能级掺杂剂（一个或多个）的种类（例如元素）、深能级掺杂剂（一个或多个）的浓度、浅能级掺杂剂的不同种类数量、浅能级掺杂剂（一个或多个）的种类（例如元素）、浅能级掺杂剂（一个或多个）的浓度。
48.例如，所述方法可以进一步包括在第一主表面上方形成包括硅酸盐玻璃的布线区域。硅酸盐玻璃可以包括未掺杂的硅酸盐玻璃、磷硅酸盐玻璃和硼磷硅酸盐玻璃的组中的仅仅磷硅酸盐玻璃。这可以允许减少用于扩散的热预算。在一些其他示例（例如用于形成布线区域的快速热退火工艺）中，硼磷硅酸盐玻璃还可以例如是布线区域的一部分。
49.例如，所述方法可以进一步包括形成垂直于半导体衬底的第一主表面延伸的多个第一沟槽结构。
50.例如，形成rc-igbt可以包括在igbt区域中形成多个第二沟槽结构。多个第二沟槽结构可以垂直于半导体衬底的第一主表面延伸。每个第二沟槽结构可以包括栅极电介质。第二沟槽结构中的至少一些可以包括电连接到在第一主表面上方的栅极端子的栅电极。第一沟槽结构和第二沟槽结构的沟槽可以例如通过一个或多个共同的蚀刻工艺而同时形成。
51.可以组合上面和下面描述的示例和特征。
52.关于上面示例描述的功能和结构细节应当同样适用于图中说明和下面进一步描述的示例性示例。
53.在下文中，结合附图解释半导体器件的其他示例。关于上面示例描述的功能和结构细节应当同样适用于图中说明和下面进一步描述的示例性实施例。
54.图1a示意性和示例性地示出用于说明包括具有二极管区域106和igbt区域104的rc-igbt的半导体器件100的平面图。
55.图1b至1g的示意性截面图说明沿着图1a中的线aa'的第一横向方向x1的示例性截面图。二极管区域106包括半导体衬底102，该半导体衬底102包括p掺杂阳极区112、n掺杂发射极效率调节区114和n-掺杂漂移区115。阳极区112经由半导体衬底102的第一主表面110（例如前表面或顶表面）电连接到第一负载端子l1，例如rc-igbt的发射极电极或阳极电极。
56.p掺杂阳极区112或n掺杂发射极效率调节区114中的至少一个包括深能级掺杂剂。
57.参考图1b的截面图中说明的示例，阳极区112包括深能级掺杂剂1181和浅能级掺杂剂1161，并且发射极效率调节区114包括浅能级掺杂剂1162但不包括深能级掺杂剂。
58.参考图1c的截面图中说明的示例，阳极区112包括浅能级掺杂剂1161但不包括深能级掺杂剂，并且发射极效率调节区114包括浅能级掺杂剂1162和深能级掺杂剂1182。
59.参考图1d的截面图中说明的示例，阳极区112包括浅能级掺杂剂1161和深能级掺杂剂1181，并且发射极效率调节区114包括浅能级掺杂剂1162和深能级掺杂剂1182。
60.参考图1e的截面图中说明的示例，阳极区112包括深能级掺杂剂1181但不包括浅
能级掺杂剂，并且发射极效率调节区114包括浅能级掺杂剂1162和深能级掺杂剂1182。
61.参考图1f的截面图中说明的示例，阳极区112包括深能级掺杂剂1181和浅能级掺杂剂1161，并且发射极效率调节区114包括深能级掺杂剂1182但不包括浅能级掺杂剂。
62.参考图1g的截面图中说明的示例，阳极区112包括深能级掺杂剂1181但不包括浅能级掺杂剂，并且发射极效率调节区114包括深能级掺杂剂1182但不包括浅能级掺杂剂。
63.浅能级掺杂剂1161、1162和深能级掺杂剂1181、1182中的每一个都可以包括掺杂剂的一种或多种种类（例如元素）。例如，在半导体衬底102由硅制成的情况下，磷是用于发射极效率调节区114中的浅能级掺杂剂的一种种类或元素。例如，在半导体衬底102由硅制成的情况下，磷和锑以及砷是用于发射极效率调节区114中的浅能级掺杂剂的三种种类或元素。
64.图1b到1g中说明的示例可以在二极管区域106中组合。例如，图1b到1g中说明的示例可以布置在二极管区域106的不同子区中。而且，掺杂剂的浓度可以在不同的子区上改变。例如，子区还可以具有不同的横向范围。此外，n掺杂发射极效率调节区114可以包括沿着横向方向彼此间隔的多个发射极效率调节子区。
65.在沿着图1a的线bb'的第二横向方向x2（例如条形二极管单元的纵向方向）截取的图1h和1i的示意性截面图中示例性地说明上述变化中的一些。
66.在图1h的示意性截面图中，在二极管区域106的第一子区1061中，p掺杂阳极区112和n掺杂发射极效率调节区114中的掺杂剂如1c的示例中说明的那样被配置，并且在二极管区域106的第二子区1062中，p掺杂阳极区112和n掺杂发射极效率调节区114中的掺杂剂如1d的示例中说明的那样被配置。
67.图1i的示意性截面图中的示例与图1h的示意性截面图中的示例的不同之处在于，n掺杂发射极效率调节区114包括在第二横向方向x2上彼此间隔的多个发射极效率调节子区1141、1142。该间隔可以例如沿着第二横向方向x2改变。
68.图中说明的示例可以组合，并且可以进一步与图中未说明但作为本文中的示例公开的、p掺杂阳极区112和n掺杂发射极效率调节区114中的掺杂剂的其他设计组合。通过改变p掺杂阳极区112和n掺杂发射极效率调节区114的不同设计（例如几何形状、掺杂剂量、浅和/或深能级掺杂剂的掺杂剂的数量和种类/元素、或者横向和垂直范围），可以达到在二极管性能中低温下的软度和/或高温下的开关效率的设计窗口中的宽区域，以针对应用的需要来调整rc-igbt。
69.二极管区域106可以至少部分地被igbt区域104包围。参考图2a的平面图中说明的示例，二极管区域106的主要部分被边缘终止区域120包围，并且二极管区域106的较小部分被igbt区域104包围或邻接igbt区域104。参考图2b的平面图中说明的示例，二极管区域106的主要部分被igbt区域104包围，并且二极管区域106的较小部分被边缘终止区域120包围。参考图2c的平面图中说明的示例，二极管区域106完全被igbt区域104包围。
70.图3a至3c的示意性截面图说明rc-igbt的二极管区域106的示例，其是分别基于图1b至1d中说明的示例，但是进一步包括垂直于半导体衬底102的第一主表面110延伸的多个第一沟槽结构108。p掺杂阳极区112由多个第一沟槽结构108的一对109横向限制。n掺杂发射极效率调节区114至少部分地由多个第一沟槽结构108的所述对109横向限制。
71.图4的示意性截面图说明包括可以如上面的示例中描述的那样配置的二极管区域
104的rc-igbt的示例。第一负载端子l1包括电极结构123，该电极结构123经由可选的p

掺杂阳极接触区1122电连接到阳极区112。中间电介质124布置在电极结构123和第一主表面110之间。n掺杂场阻止区126布置在第二主表面111处的第二负载端子l2和漂移区115之间。在第二主表面111处，p

掺杂后侧发射极或集电极区134电连接到igbt区域104中的第二负载端子l2（例如集电极电极），并且n

掺杂接触区138布置在二极管区域106中的第二主表面111处。在场阻止区126的掺杂浓度足够大以实现第二主表面111处的欧姆接触的情况下，在二极管区域106中还可以省略n

掺杂接触区138。每个第一沟槽结构108包括电介质1081和电极1082。电极1082例如在图4中未说明的连接区域中电连接到第一负载端子l1。
72.rc-igbt进一步包括igbt区域104中的多个第二沟槽结构128。多个第二沟槽结构128垂直于半导体衬底102的第一主表面110延伸。每个第二沟槽结构128包括栅极电介质1281，并且第二沟槽结构128中的至少一些包括电连接到栅极端子的栅电极1282。在一些其他第二沟槽结构128中，电极可以电连接到与栅极端子不同的端子，例如第一负载端子l1和/或另一参考电压。igbt区域104进一步包括p掺杂本体区130。p型本体区130可以例如通过共同的浅能级受主离子注入工艺（一个或多个）而与p型阳极区112的至少一部分同时形成。p型本体区130经由可选的p

掺杂本体接触区1302电连接到第一负载端子l1的电极结构123。例如，p

掺杂本体接触区1302和p

掺杂阳极接触区1122可以例如同时形成。可选的n掺杂载流子限制区可以例如在相邻第二沟槽结构128之间的台面区中布置在p掺杂本体区130和n-掺杂漂移区115之间（在图4中未说明）。
73.多个第一沟槽结构108中的一对之间的台面区的第一宽度w1可以等于或者甚至大于多个第二沟槽结构128中的一对之间的台面区的第二宽度w2。
74.布置在发射极效率调节区114和半导体衬底102的第二主表面111之间的漂移区115可以具有大于100μs的少数载流子寿命。
75.包括电极结构123和中间电介质的第一主表面110上方的布线区域136还可以包括电极结构123上方的硅酸盐玻璃。例如，硅酸盐玻璃可以包括未掺杂的硅酸盐玻璃以及磷硅酸盐玻璃和硼磷硅酸盐玻璃的组中的仅仅磷硅酸盐玻璃。
76.与先前描述的示例和图中的一个或多个一起提及和描述的方面和特征也可以与其他示例中的一个或多个组合，以便替换其他示例的类似特征或者以便向其他示例额外地引入该特征。
77.尽管在本文中说明和描述了特定实施例，但是本领域普通技术人员将会理解，在不偏离本发明范围的情况下，可以用各种替代和/或等同实施方式来替代所示出和描述的特定实施例。本技术旨在覆盖本文中讨论的特定实施例的任何修改或变化。因此，旨在本发明仅由权利要求及其等同物来限制。