一种优化雪崩耐量的超结MOSFET结构及制造方法与流程

一种优化雪崩耐量的超结mosfet结构及制造方法
技术领域
1.本发明属于半导体分立器件技术领域，涉及一种优化雪崩耐量的超结mosfet结构及制造方法。


背景技术：

2.功率mosfet器件主要应用在电子设备应用电路的终端输出电路中，不可避免的在各种恶劣的条件下使用，因此功率器件常常会在电路设计者想象不到的地方发生破坏。雪崩破坏则是功率器件经常面对的破坏模式之一。它是指在介质负载的开关运行断开时产生的回扫电压，或者由漏磁电感产生的尖峰电压超出功率器件的漏源额定耐压并进入击穿区而导致破坏的模式。
3.功率器件的雪崩耐久性之所以得到越来越广泛的重视，是因为在功率器件的实际应用中，越来的系统使器件不可避免地工作在雪崩状态下。目前来说不论是传统高压平面vdmos还是超结mosfet器件雪崩击穿时寄生bjt引起的二次击穿效应严重制约了器件的雪崩能力，pbody区附近不可避免地寄生着一个双极型晶体管bjt，pbody区构成寄生bjt的基区，同时寄生bjt的集电极与发射极也分别为vdmos的漏极和源极，此外寄生bjt存在从vdmos源极到pbody区的等效电阻rb。当vdmos处于阻断状态时，随着漏源电压的增加，器件内部电场逐渐增大，泄漏电流也随之增大。部分泄漏电流流过bjt体区时，等效电阻rb两端产生压降，该压降等于寄生三极管bjt的vbe，vdmos接近雪崩击穿时，泄漏电流急剧增大，如果rb上的压降足够使得寄生三极管开启，寄生bjt将引起二次击穿效应，导致器件烧毁失效。


技术实现要素：

4.本发明的目的是提供一种优化雪崩耐量的超结mosfet结构及制造方法。
5.具体实现方法如下：一种优化雪崩耐量的超结mosfet结构的制造方法，其特征在于：步骤一、在n 衬底上生长一层外延层n-；步骤二、在外延层n-上刻蚀出深沟槽结构，形成不同尺寸的深沟槽，宽的深沟槽与窄的深沟槽交错排列；步骤三、通过外延的方式对步骤二中的深沟槽进行填充形成p型区，通过cmp将表面长于外延层n-的多余的p型区去除；步骤四、通过pw mask刻蚀并向p型区注入p型杂质硼，在高温下进行pwell drive in以形成器件的pbody区；步骤五、热氧化工艺生长场氧并刻蚀出器件的有源区，干氧氧化生长器件的栅氧化层并淀积多晶硅，通过对多晶硅及栅氧的回刻形成器件的栅氧化层及多晶硅栅极，位于外延层n-上方连接相邻的不同宽窄的pbody区；步骤六、如图七所示，在窄的pbody区表面与栅氧化层接触点进行nsource区的光
刻并离子注入杂质as以形成器件的源极；步骤七、在栅氧化层及多晶硅栅极表面淀积ild层间介质层并进行reflow形成平坦的表面，通过接触孔光刻在pbody区上方刻蚀出器件的接触孔；步骤八、通过接触孔注入p型杂质，淀积金属形成良好的欧姆接触，通过金属刻蚀形成作为器件的电极的金属层。
6.一种优化雪崩耐量的超结mosfet结构，在n 衬底上设有n-外延层，在n-外延层内设有宽窄相间的p型柱，在窄的p型柱的顶部设有第一pbody区，在宽的p型柱的顶部设有第二pbody区，第二pbody区与第一pbody区呈间隔设置；第一pbody区与第二pbody区之间的n-外延层的正面上方设置有连接第一pbody区与第二pbody区的栅氧化层，栅氧化层正面设有多晶硅栅极，在第一pbody区的正面内部与栅氧化层连接处设有nsource区，栅氧化层正面外部包覆有层间介质层，所述第一pbody区与第二pbody区不被层间介质层及多晶硅栅极覆盖的正面上方为金属层。
7.所述第一pbody区的正面内部与栅氧化层连接处设置的nsource区为两个。
8.本发明公开的结构通过在有源区形成cd不同的p型柱来构建非平衡的击穿分布，结合表面n source的选择性注入，使雪崩击穿发生时电流绝大部分流过无npn结构区域，避免了mosfet内寄生npn结构的开启，提升了雪崩耐量。
附图说明
9.图1为本发明步骤一的示意图；图2为本发明步骤二的示意图；图3为本发明步骤三填充深沟槽的示意图；图4为本发明步骤三去除多余的p型区的示意图；图5为本发明步骤四的示意图；图6为本发明步骤五的示意图；图7为本发明步骤六的示意图；图8为本发明步骤七的示意图；图9为本发明步骤八的示意图及成品的结构示意图；图10为本发明雪崩电流分布图。
10.图中，1-n-外延层，2-深沟槽，3-p型柱，4-pbody区，5-栅氧化层，6-多晶硅栅极，7-nsource区，8-层间介质层，9-金属层。
具体实施方式
11.为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本发明，并不用于限定本发明。
12.本发明的目的是提供一种优化雪崩耐量的超结mosfet结构及制造方法，通过在有源区形成cd不同的p型柱来构建非平衡的击穿分布，结合表面n source的选择性注入，使雪
崩电流绝大部分流过无npn结构区域，避免了mosfet内寄生npn结构的开启，该工艺兼容现有超结工艺流程，不需要额外的工艺及光刻mask，可极大提升雪崩能力。
13.本发明实施例提供一种优化雪崩耐量的超结mosfet结构的制造方法，如图1-9所示，该方法通过以下步骤实现：1. 在n 衬底上生长一层外延层n-（1）。
14.2. 在n-外延层1上通过trench mask光刻并刻蚀出深沟槽2，通过mask尺寸的调整，形成不同cd尺寸的深沟槽，且宽度p2》p1(如图二所示)。
15.3. 通过外延的方式对步骤2中的深沟槽进行填充，填充后如图三所示，通过cmp将表面多于的p型区去掉（如图四所示）。
16.4. 通过pw mask刻蚀并注入p型杂质硼，在高温下进行pwell drive in以形成器件的pbody区4。
17.5.热氧化工艺生长场氧并刻蚀出器件的有源区，干氧氧化生长器件的栅氧化层并淀积多晶硅，通过对多晶硅及栅氧的回刻形成器件的栅氧化层5及多晶硅栅极6。
18.6. 如图七所示，进行nsource区的光刻并离子注入杂质as以形成器件的源极，注意mask排布中p型区p2表面无as注入，p1表面有as注入，只有p1形成有npn结构。
19.7.淀积ild介质层并进行reflow形成平坦的表面，通过接触孔光刻刻蚀出器件的接触孔（如图八所示）。
20.8.接触孔注入p型杂质，淀积金属形成良好的欧姆接触，通过金属刻蚀形成器件的电极。
21.通过以上步骤形成器件的最终结构，参见图九，本发明通过上述制造方法提供了一种优化雪崩耐量的超结mosfet结构，在n 衬底上设有n-外延层，在n-外延层内设有宽窄相间的p型柱，在窄的p型柱的顶部设有第一pbody区，在宽的p型柱的顶部设有第二pbody区，第二pbody区与第一pbody区呈间隔设置；第一pbody区与第二pbody区之间的n-外延层的正面上方设置有连接第一pbody区与第二pbody区的栅氧化层，栅氧化层正面设有多晶硅栅极，在第一pbody区的正面内部与栅氧化层连接处设有n source区，栅氧化层正面外部包覆有层间介质层，所述第一pbody区与第二pbody区不被层间介质层及多晶硅栅极覆盖的正面上方为金属层。
22.由于p型柱区域的尺寸p2》p1，在有源区内形成了非均衡的电荷匹配关系，发生雪崩击穿时，会优先发生在p2的pn结处，雪崩电流分布主要流经无npn结构的p2区域（如图十），在p1区域只有极小部分的电流分布，因此降低了流过npn结构的电流密度，避免了因寄生npn结构的开启而导致的雪崩失效。
23.以上所述，仅为本发明的较佳实施例而已，并非用于限定本发明的保护范围。