静电保护结构的制作方法

技术特征：
1.一种静电保护结构，其特征在于，所述结构包括：半导体衬底，具有第一阱区及与所述第一阱区相邻设置的第二阱区；第一掺杂区，形成于所述第一阱区及所述第二阱区交界处的表层中；第二掺杂区，形成于所述第一阱区的表层中；第三掺杂区，形成于所述第二阱区的表层中；mos管，包括栅极、漏区及源区，形成于所述第一掺杂区与所述第二掺杂区之间或形成于所述第一掺杂区与所述第三掺杂区之间，且所述栅极及所述漏区与所述第一掺杂区短接；其中，当所述mos管形成于所述第一掺杂区与所述第二掺杂区之间时，所述源区与所述第二掺杂区连接至第一电压，当所述mos管形成于所述第一掺杂区与所述第三掺杂区之间时，所述源区与所述第三掺杂区连接至第二电压。2.根据权利要求1所述的静电保护结构，其特征在于，形成于所述第一掺杂区与所述第二掺杂区之间的所述mos管为pmos管。3.根据权利要求2所述的静电保护结构，其特征在于，所述第一阱区为n阱，所述第二阱区为p阱；所述第一掺杂区及所述第二掺杂区的离子掺杂类型相同，均为n型；所述第三掺杂区的离子掺杂类型为p型。4.根据权利要求1～3任一项所述的静电保护结构，其特征在于，所述结构还包括第四掺杂区，形成于所述第二阱区的表层中，且位于所述第一掺杂区与所述第三掺杂区之间，并连接至所述第二电压。5.根据权利要求4所述的静电保护结构，其特征在于，所述第四掺杂区的离子掺杂类型为n型。6.根据权利要求1所述的静电保护结构，其特征在于，形成于所述第一掺杂区与所述第三掺杂区之间的所述mos管为nmos管。7.根据权利要求6所述的静电保护结构，其特征在于，所述第一阱区为n阱，所述第二阱区为p阱；所述第一掺杂区及所述第三掺杂区的离子掺杂类型相同，均为p型；所述第二掺杂区的离子掺杂类型为n型。8.根据权利要求1或6或7任一项所述的静电保护结构，其特征在于，所述结构还包括第五掺杂区，形成于第一阱区的表层中，且位于所述第一掺杂区与所述第二掺杂区之间，并连接至所述第一电压。9.根据权利要求8所述的静电保护结构，其特征在于，所述第五掺杂区的离子掺杂类型为p型。10.根据权利要求1所述的静电保护结构，其特征在于，所述mos管还包括ldd区，形成于所述mos管的所述栅极的两侧，并部分延伸至所述栅极的下方。11.根据权利要求10所述的静电保护结构，其特征在于，所述ldd区的离子掺杂类型与所述mos管的所述源区及所述漏区的离子掺杂类型相同。

技术总结
本发明提供一种静电保护结构，包括：半导体衬底，具有第一阱区及与所述第一阱区相邻设置的第二阱区；第一掺杂区，形成于所述第一阱区及所述第二阱区交界处的表层中；第二掺杂区，形成于所述第一阱区的表层中；第三掺杂区，形成于所述第二阱区的表层中；MOS管，包括栅极、漏区及源区，形成于所述第一掺杂区与所述第二掺杂区之间或形成于所述第一掺杂区与所述第三掺杂区之间，且所述栅极及所述漏区与所述第一掺杂区短接。通过本发明解决了现有的SCR静电防护结构维持电压偏低，易发生闩锁效应的问题。应的问题。应的问题。


技术研发人员：范炜盛
受保护的技术使用者：华虹半导体（无锡）有限公司
技术研发日：2022.08.29
技术公布日：2022/11/25