一种基于IQ调制的线性调频实现方法及系统与流程

一种基于iq调制的线性调频实现方法及系统
技术领域
1.本发明涉及雷达信号产生技术领域，具体涉及一种基于iq调制的线性调频实现方法及系统。


背景技术：

2.作为信息化社会的重要领域，遥感系统、雷达探测、通信电子战等领域的技术革新需求显得尤为迫切。线性调频连续波雷达可以实现大的时宽带宽，在实际应用中体现为相对较高的测量精度和距离分辨率，再加上其平均发射功率低，没有距离盲区的优点，在近距离目标测量等领域都有光明的应用前景，所以从军用到民用，为了拓展产品市场，线性调频连续波雷达产品自然成为了国内外研发的焦点。通信干扰是通信电子战领域中最富有进攻性的一种手段，使用通信干扰信号可以对敌方通信进行扰乱、破坏或欺骗，甚至使整个战场的通信网陷于瘫痪。作为拦阻式干扰的一种手段，线性调频可以作为扫频式拦阻干扰使用，使其能够覆盖多个目标信号信道，达到多目标干扰的目的。
3.传统产生线性调频信号的方法比较多，最常见的是基于锁相环(phase lock loop，pll)频率源方法、基于直接数字频率合成(direct digital synthesizer，dds)的方法以及基于fpga结合高速dac的方法。基于pll的频率源扫描方法可以优化信号的杂散抑制，拓展其输出频率范围，但是pll电路本身存在着难以实现调频度较高和产生波形信号单一等局限性，限制了雷达系统性能的提高。dds具有高频率分辨率、快速扫频和高扫频线性度等技术特点，但是存在着信号带宽和信号频率上限受到器件采样频率的限制，使得其使用存在一定的局限性。
4.fpga结合高速dac的方法固然可以规避上述两种方法的一些缺陷，然而目前高速dac的吞吐率依然限制了输出载波频率的上限。申请号为cn201710572132.5、名称为一种基于fpga和dac的宽带线性调频信号实时产生方法的中国发明专利，该方案公开了一种宽带线性调频信号实时产生方法，该方法包括：根据产生的宽带线性调频信号参数，然后确定dac芯片的处理时钟速率，根据dac芯片的处理时钟速率以及fpga芯片的处理能力确定fpga实时并行处理线性调频信号的路数以及时钟速率，并确定fpga实时计算的角度量化位数。然后通过fpga加法器计算每路线性调频信号的实时角度，求取每路线性调频信号实时角度的余弦值，最后通过fpga控制dac芯片实时输出宽带线性调频信号。该方法如果要实现ku波段或者k波段的线性调频雷达功能还需要加入复杂的微波变频单元，增加了设备的复杂度。
5.从上述介绍可以看出，线性调频信号的产生基于单一技术实现都存在一定的局限性，基本上都是以多种方法结合的方式去实现。通过上述分析可知，多种方法结合实现线性调频信号不仅提高了设备研制的复杂度而且增加了设备的研制成本。为此，提出一种基于iq调制的线性调频实现方法及系统。


技术实现要素：

6.本发明所要解决的技术问题在于：如何克服现有线性调频信号产生方法的局限
性，提供了一种基于iq调制的线性调频实现方法，有效地提高了线性调频信号产生的灵活性，减少了设备研制复杂度和成本，可满足通信干扰技术领域和雷达信号产生领域的使用要求。
7.本发明是通过以下技术方案解决上述技术问题的，本发明包括以下步骤：
8.s1：fpga通过数据接口总线获取arm端从上位配置下发的线性调频参数；
9.s2：根据配置下发的线性调频参数，fpga内部生成相应的波形数据，在生成波形数据的同时，根据线性调频的扫频周期和扫频带宽参数调整波形的周期和幅度；
10.s3：对匹配好调制参数后的数据波形进行积分处理，获取瞬时相位值；
11.s4：利用正余弦查找表对积分后的瞬时相位值进行查表处理，获取瞬时相位值对应的正余弦幅度数据，将余弦幅度数据作为i路基带数据，将正弦幅度数据作为q路基带数据；
12.s5：对输出的iq两路基带数据进行数模转换，将数字基带数据转换成模拟信号流输出至iq调制器；
13.s6：将iq两路模拟信号流输入至iq调制器与外输入载波信号进行正交调制，最终输出线性调频信号。
14.更进一步地，在所述步骤s1中，fpga通过gpmc总线从arm端获取相应的线性调频参数；fpga通过解析gpmc总线的地址内容和数据内容获取线性调频扫描模式、线性调频带宽和线性调频周期参数。
15.更进一步地，在所述步骤s2中，生成的波形数据位宽设定为32位，生成的波形为锯齿波、反向锯齿波或三角波，对应线性调频的正向扫描模式、反向扫描模式、往返扫描模式。
16.更进一步地，在所述步骤s2中，在生成波形数据的同时，fpga根据用户配置的线性调频周期调整波形的周期值；在生成波形数据后，fpga根据用户配置的线性调频带宽调整波形的输出幅度。
17.更进一步，在所述步骤s3中，在波形数据输入至积分器之前，需要对波形数据的最高位进行取反操作，该高位取反操作的目的是为了将单边波形变成对称波形；积分器的数据处理位宽设定为48位，经过积分处理后的数据同样输出为48位，通过截取该48位位宽宽数据的低32位作为瞬时相位值输出。
18.更进一步地，在所述步骤s4中，正余弦查找表通过fpga内部的dds ip核实现，所述dds ip核设定正弦和余弦两路数据输出，设定输出的载波频率为0hz，通过将瞬时相位值作为其可编程相位偏移量获得两路查表数据输出。
19.更进一步地，所述dds ip核输出动态范围设定为84db，匹配dac单元的14位数据位宽。
20.更进一步地，在所述步骤s5中，i、q路基带数据位宽均与dac单元数据位宽一致，均为14位数据位宽，且dac单元的模拟信号流输出采用差分信号形式。
21.更进一步地，在所述步骤s6中，iq调制器单元利用外部输入载波信号将线性调频基带信号搬移至用户设定的线性扫频中心频点位置，且iq调制器单元支持宽带载波频率输入。
22.本发明还提供了一种基于iq调制的线性调频实现系统，采用上述的方法实现线性调频，包括：fpga、高速dac、iq调制器；所述fpga包括参数配置单元、波形产生单元、相位处
理单元、基带数据生成单元；其中，所述参数配置单元用于通过数据接口总线获取arm端从上位配置下发的线性调频参数，所述波形产生单元用于根据配置下发的线性调频参数，在fpga内部生成相应的波形数据，在生成波形数据的同时，根据线性调频的扫频周期和扫频带宽参数调整波形的周期和幅度，所述相位处理单元用于对匹配好调制参数后的数据波形进行积分处理，获取瞬时相位值，所述基带数据生成单元用于利用正余弦查找表对积分后的瞬时相位值进行查表处理，获取瞬时相位值对应的正余弦幅度数据，将余弦幅度数据作为i路基带数据，将正弦幅度数据作为q路基带数据；所述高速dac即dac单元，所述dac单元用于对输出的iq两路基带数据进行数模转换，将数字基带数据转换成模拟信号流输出至iq调制器；所述iq调制器即iq调制器单元，所述iq调制器单元用于将iq两路模拟信号流输入至iq调制器与外输入载波信号进行正交调制，最终输出线性调频信号。
23.本发明相比现有技术具有以下优点：
24.(1)利用fpga和高速dac能够产生多种类型的线性调频基带信号，fpga内部不仅能够实现多种类型的扫描波形产生，而且能够灵活调整线性调频的扫描周期和扫描带宽，进一步提高了线性调频信号产生的灵活性和信号类型的多样性。
25.(2)利用外部的模拟iq调制器，结合两路高速dac产生的线性调频基带波形，能够实现宽带载波频率的线性调频信号产生；该线性调频信号的实现方案不仅可以能够产生宽带调频信号，而且模拟iq调制器能够实现宽带载波的调制，避免了后续复杂的微波变频单元，进一步减少了设备研制复杂度和成本。
26.(3)fpga、高速dac和模拟iq调制器的方案架构结合iq调制方法还可以产生多种模拟调制信号和多种数字调制信号，进一步提升了信号产生平台的灵活性，避免了单一功能平台的局限性。
附图说明
27.图1是本发明实施例一中基于iq调制的线性调频实现方法的流程示意图；
28.图2是本发明实施例一中基于iq调制的线性调频实现方法的实现原理图。
具体实施方式
29.下面对本发明的实施例作详细说明，本实施例在以本发明技术方案为前提下进行实施，给出了详细的实施方式和具体的操作过程，但本发明的保护范围不限于下述的实施例。
30.实施例一
31.本实施例提供一种基于iq调制的线性调频实现方法，利用高性能现场可编程门阵列(field programmable gate array，fpga)、高速dac和宽带的模拟iq调制器，实现了宽带线性调频信号的产生。fpga内部不仅能够实现多种类型的扫描波形产生，而且能够灵活调整线性调频的扫描周期和扫描带宽，进一步提高了线性调频信号产生的灵活性和信号类型的多样性。高性能fpga和高速dac(高速数据转换器)可以实现宽带调频信号的产生，模拟iq调制器能够实现宽带载波的调制避免了后续复杂的微波变频单元，进一步减少了设备研制复杂度和成本。另外，一种基于iq调制的线性调频实现方法的方案架构还可以产生多种模拟调制信号和多种数字调制信号，进一步提升了信号产生平台的灵活性，避免了单一功能
平台的局限性。具体地，本实施例中包括以下步骤：
32.步骤一：fpga通过gpmc总线从arm端获取相应的线性调频参数。fpga与arm通信的gpmc总线包含了8位宽度的地址总线和16位宽度的数据总线，地址总线的位宽可以扩展至23位，寻址深度可达32mb。fpga端通过地址译码获取每个地址下发的参数，arm端下发的参数内容包括线性调频扫描模式、线性调频带宽和线性调频周期。
33.步骤二：根据配置的线性调频参数，fpga内部生成相应的波形数据，生成的波形根据线性调频的扫描模式不同而不同。生成的波形可以是锯齿波、反向锯齿波或三角波，对应线性调频的正向扫描模式、反向扫描模式和往返扫描模式。高速dac的吞吐速率为2.4gsps，在满足奈奎施特定律的基础上可以实现最大1.2ghz带宽信号的数模转换。为了增大线性调频周期的动态范围和提高雷达应用时的分辨率指标，生成的波形数据位宽设定为32位，可以实现纳秒级到秒级的线性调频周期调整。在根据线性调频周期值生成波形数据的后，fpga会根据用户配置的线性调频带宽调整波形的输出幅度。由于采用了调频体制，调制频偏的大小决定了线性调频的带宽，调频频偏的大小可以通过波形的幅度进行约束，计算公式如下：
[0034][0035]
通过上述公式可以看出，线性调频的最大扫描宽度可以达到2.4ghz，利用i、q两路高速dac在满足奈奎施特定律的基础上可以实现。
[0036]
步骤三：对匹配好调制参数后的波形数据进行积分处理，获取瞬时相位值。输入至积分器的波形数据相当于调频数据的频率控制字，频率控制字通过积分累加的方式获得瞬时相位值。积分器设定的输入数据位宽为32位，输出数据位宽为48位，为了能够匹配32位相位偏移值的位宽，积分器输出数据通过低位截位的方式得到32位宽的瞬时相位值输出。
[0037]
步骤四：利用查找表(正余弦查找表)对积分后的瞬时相位值进行查表处理，获取瞬时相位值对应的正余弦幅度数据。本实施例中可以例用fpga内部的dds ip实现。该dds ip核设定正弦(sine)和余弦(cosine)两路数据输出，设定输出的载波频率为0hz，通过将瞬时相位值作为其可编程相位偏移量(phase offset programmability)获得两路查表数据输出。
[0038]
作为更具体地，本实施例中dds ip核为了匹配输出两路高速dac数据位宽，将输出动态范围设定为84db，匹配输出dac单元的14位数据位宽。
[0039]
步骤五：对输出的iq两路基带数据分别进行数模转换，将数字基带数据转换成模拟信号流输出至iq调制器。
[0040]
作为更具体地，dac芯片(高速dac)数据位宽与iq数据位宽一致，都为14位数据位宽，dac与fpga接口电平采用双路lvds电平形式，传输模式采用ddr模式，lvds传输线能够提高数据的抗干扰能力，1.8v电平可以减少高低电平的过度时间，有效的提高传输速率。双路lvds配合ddr传输模式能够降低数据接口的数据速率，dac的工作时钟为2.4ghz，经过双路lvds传输和ddr模式后，数据总线上的速率降低至600msps，该接口有效的降低了对fpga性能的要求。
[0041]
步骤六：将iq两路模拟信号流输入至iq调制单元与外部输入载波信号进行正交调制，最终输出线性调频信号。iq调制器内利用外部输入载波信号将线性调频基带信号搬移
至用户设定的线性扫频中心频点位置。iq调制器支持灵活的宽带载波频率输入，可以根据用户需要选择不同频率范围的iq调制器和本地振荡器，输出的射频微波信号可以覆盖至ka波段。
[0042]
需要说明的是，fpga、高速dac和模拟iq调制器的方案架构结合iq调制方法还可以产生多种模拟调制信号和多种数字调制信号，进一步提升了信号产生平台的灵活性，避免了单一功能平台的局限性。
[0043]
尽管上面已经示出和描述了本发明的实施例，可以理解的是，上述实施例是示例性的，不能理解为对本发明的限制，本领域的普通技术人员在本发明的范围内可以对上述实施例进行变化、修改、替换和变型。