半导体层、其制造方法以及包括其的晶体管与流程

1.本公开涉及半导体层、其制造方法以及包括其的晶体管，尤其涉及通过提供包括铟的前驱体与反应源在衬底上形成的半导体层、其制造方法以及包括其的晶体管。


背景技术：

2.在当前的显示器市场中，尤其在lcd领域中，主要使用以a-si为基础的晶体管。然而，为了满足要求高分辨率和oled应用的最近的市场需求，正在研究以氧化物半导体为基础的晶体管。
3.例如，公开号为10-2019-0067556的韩国专利申请(申请号：10-2017-016714，申请人：延世大学产学研合作基金会)公开了一种氧化物半导体薄膜晶体管及其制造方法。该方法包括：在衬底上形成栅极电极；在栅极电极上形成栅极绝缘膜；在栅极绝缘膜上形成半导体薄膜；和在半导体薄膜上形成彼此间隔开的源极/漏极电极，其中，在形成半导体薄膜的过程中，运用使用氧化物半导体靶和聚合物靶的共溅射方法形成半导体薄膜以提高半导体薄膜的疏水性。
4.然而，使用现有溅射系统的氧化物薄膜半导体层的缺点在于难以控制可靠性和迁移率。此外，高迁移率材料通常具有可靠性差的缺点，而具有良好可靠性的材料相反地具有迁移率低的缺点。此外，存在难以精确地控制厚度且难以通过调整组成来控制性能的缺点。除此之外，存在难以在低温工艺中使用的缺点，因为即使在沉积薄膜之后的工艺中也不可避免地需要高温热处理。相应地，已经研究和开发了与能够解决上述问题的氧化物半导体薄膜的形成有关的多种技术。
5.[现有技术文件]
[0006]
[专利文件]
[0007]
(专利文件1)公开号为10-2019-0067556的韩国专利申请。


技术实现要素：

[0008]
[技术问题]
[0009]
本公开的一个目的为提供一种具有改善的迁移率的半导体层、其制造方法以及包括其的晶体管。
[0010]
本公开的另一个目的为提供一种具有改善的开/关比(i
开
/i
关
)的半导体层、其制造方法以及包括其的晶体管。
[0011]
本公开的又一个目的为提供一种其组成易于控制的半导体层、其制造方法以及包括其的晶体管。
[0012]
本公开的再一个目的为提供一种具有改善的可靠性的半导体层、其制造方法以及包括其的晶体管。
[0013]
本公开的目的不限于上述目的。
[0014]
[技术方案]
[0015]
鉴于以上，本公开的一个实施方式提供制造半导体层的方法。
[0016]
根据一个实施方式，所述制造半导体层的方法可以包括：准备衬底；和执行使包括铟(in)的第一前驱体与第一反应源反应的第一单元工艺和使包括镓(ga)的第二前驱体与第二反应源反应的第二单元工艺以在所述衬底上形成包括所述铟和所述镓的半导体层，其中，所述第一前驱体和所述第二前驱体具有化学结构相同的配体。
[0017]
根据一个实施方式，所述第一前驱体可以包括由以下化学式1表示的化合物，所述第二前驱体可以包括由以下化学式2表示的化合物。
[0018]
[化学式1]
[0019][0020]
[化学式2]
[0021][0022]
根据一个实施方式，所述方法还包括，在形成所述半导体层之后，热处理所述半导体层，其中，根据所述第一单元工艺的重复次数和所述第二单元工艺的重复次数控制所述半导体层的所述热处理的温度。
[0023]
根据一个实施方式，当所述第一单元工艺的重复次数:所述第二单元工艺的重复次数为4:1时，可以在高于350℃且低于450℃的温度下热处理所述半导体层。
[0024]
根据一个实施方式，当所述第一单元工艺的重复次数:所述第二单元工艺的重复次数为6:1时，可以在高于300℃且低于400℃的温度下热处理所述半导体层。
[0025]
根据一个实施方式，可以通过紫外(uv)射线热处理所述半导体层。
[0026]
根据一个实施方式，所述第一反应源和所述第二反应源可以包括氧气(o2)和氩气(ar)混合的等离子体。
[0027]
根据另一个实施方式，所述制造半导体层的方法包括：准备衬底；在所述衬底上提供包括铟的前驱体；在提供有前驱体的衬底上提供反应源以形成半导体层，其中，使所述前驱体与所述反应源在第一温度下反应；和在第二温度下热处理所述半导体层，其中，根据所述反应源的类型控制半导体层的所述热处理的温度。
[0028]
根据另一个实施方式，所述反应源包括氧气(o2)和氩气(ar)混合的等离子体，并且控制所述第一温度为高于100℃且低于250℃。
[0029]
根据另一个实施方式，所述反应源包括水(h2o)，并且控制所述第一温度为高于100℃且低于200℃。
[0030]
根据另一个实施方式，所述前驱体可以包括由以下化学式1表示的化合物。
[0031]
[化学式1]
[0032][0033]
鉴于以上，本公开的一个实施方式提供一种晶体管。
[0034]
根据一个实施方式，所述晶体管包括：衬底；设置在所述衬底上的栅极绝缘膜；设置在所述栅极绝缘膜上并包括铟(in)和镓(ga)的有源层；和设置在所述栅极绝缘膜上以便与所述有源层的一侧接触的源极电极以及设置在所述栅极绝缘膜上以便与所述有源层的另一侧接触的漏极电极，其中，在所述有源层中，所述铟的含量大于25.3wt％且小于33.5wt％，并且所述镓的含量大于6.8wt％且小于16.9wt％。
[0035]
根据一个实施方式，所述有源层可以具有26.0cm2/vs或更大的迁移率。
[0036]
根据一个实施方式，所述开/关比(i
开
/i
关
)可以为6.2e 10或更大。
[0037]
[有益效果]
[0038]
根据本公开一个实施方式的一种制造半导体层的方法包括：准备衬底；和执行使包括铟(in)的第一前驱体与第一反应源反应的第一单元工艺和使包括镓(ga)的第二前驱体与第二反应源反应的第二单元工艺以在所述衬底上形成包括所述铟和所述镓的半导体层，其中，所述第一前驱体和所述第二前驱体可以具有相同的配体。相应地，在该半导体层中易于控制组成比例，并且因此，包括该半导体层的晶体管能够具有改善的电性能和可靠性。
附图说明
[0039]
图1为示出根据本公开第一实施方式的制造半导体层的方法的流程图。
[0040]
图2至图7为各自示出根据本公开第一实施方式制造半导体层的过程的示意图。
[0041]
图8为示出包括根据本公开第一实施方式的半导体层的晶体管的示意图。
[0042]
图9为示出根据本公开第二实施方式的制造半导体层的方法的流程图。
[0043]
图10为示出根据本公开第二实施方式的半导体层的示意图。
[0044]
图11和图12为各自示出根据反应源制造半导体层的过程的示意图。
[0045]
图13为示出在根据本公开实施例1的半导体薄膜中in生长速率的曲线图。
[0046]
图14为示出在根据本公开实施例1的半导体薄膜中ga生长速率的曲线图。
[0047]
图15和图16为示出根据实施例1的晶体管的电性能的曲线图，该晶体管包括uv退火的根据实施例1的半导体薄膜。
[0048]
图17至图20为示出根据实施例1的晶体管的电性能的曲线图，该晶体管包括在炉中热处理的根据实施例1的半导体薄膜。
[0049]
图21为示出根据本公开实施例2的半导体薄膜的电性能的曲线图。
[0050]
图22为示出根据本公开实施例2的半导体薄膜的结构的曲线图。
[0051]
图23至图26为示出根据本公开实施例2的晶体管的电性能的曲线图。
[0052]
图27为示出根据本公开实施例3的半导体薄膜的电性能的曲线图。
[0053]
图28为示出根据本公开实施例3的半导体薄膜的结构的曲线图。
[0054]
图29至图32为示出根据本公开实施例3的晶体管的电性能的曲线图。
具体实施方式
[0055]
在下文中，将参照附图详细描述本公开的优选实施方式。然而，本公开的技术思想并不限于本文所描述的实施方式并且还可以以其他形式实施。更确切地说，提供引入本文的实施方式，是为了使本公开的内容全面和完整，并将本公开的思想充分地传达给本领域技术人员。
[0056]
在本说明书中，某个组成部分在另一个组成部分上的描述意味着该组成部分可以在另一组成部分上直接形成或可以在它们之间提供第三个组成部分。此外，在附图中，为了有效地描述技术内容，夸大了面积和膜的厚度。
[0057]
此外，在本说明书的各实施方式中，诸如第一、第二和第三等术语用于描述各种组成部分，然而，这些组成部分不应受这些术语的限制。这些术语仅用于将一个组成部分和另一组成部分区分开。相应地，在任何一个实施方式中被称为第一组成部分的组成部分，在另一个实施方式中也可以被称为第二组成部分。本文描述和示出的每个实施方式还包括其补充实施方式。此外，本说明书中的
‘
和/或’被用作包括它前面和后面列出的组成部分中的至少一个的含义。
[0058]
在本说明书中，单数表达包括复数表达，除非上下文另有明确指出。此外，诸如“包括(包含)”或“具有”等术语用于指出说明书中所描述的特征、数字、步骤、组成部分或其组合的存在，而不应被理解为排除一个或多个其他特征、数字、步骤、组成部分或其组合的存在或添加的可能性。此外，在本说明书中，“连接”被用作包括间接连接和直接连接多个组成部分的含义。
[0059]
此外，在本公开的以下描述中，如果确定相关已知功能或组成部分的具体描述会不必要地使本公开的要旨晦涩，就不包括关于其的具体描述。
[0060]
图1为示出根据本公开第一实施方式的制造半导体层的方法的流程图。图2至图7为各自示出根据本公开第一实施方式制造半导体层的过程的示意图。8为示出包括根据本公开第一实施方式的半导体层的晶体管的示意图。
[0061]
参照图1至图3，准备衬底100(s110)。根据一个实施方式，衬底100可以为半导体衬底。例如，衬底100可以为硅(si)衬底。相反，根据另一个实施方式，衬底100可以为金属衬底、塑料衬底或玻璃衬底。衬底100的类型不受限制。
[0062]
参照图1至图7，可以在衬底100上形成半导体层200(s120)。根据一个实施方式，可以使用原子层沉积方法形成半导体层200。具体地，如图1和图2所示，半导体层200的形成可以包括：在衬底100上提供第一前驱体，吹扫，在提供有第一前驱体的衬底100上提供第一反应源，吹扫，在衬底100上提供第二前驱体，吹扫，在提供有第二前驱体的衬底100上提供第二反应源，和吹扫。
[0063]
根据一个实施方式，第一前驱体可以包括铟(in)。相比之下，第二前驱体可以包括镓(ga)。然而，第一前驱体和第二前驱体可以具有相同的配体。更具体地，第一前驱体可以包括由以下化学式1表示的化合物，且第二前驱体可以包括由以下化学式2表示的化合物。
[0064]
[化学式1]
[0065][0066]
[化学式2]
[0067][0068]
根据一个实施方式，第一反应源和第二反应源可以彼此相同。例如，第一反应源和第二反应源可以包括其中氧气(o2)和氩气(ar)以50:50wt％的比例混合的等离子体。与通过现有溅射系统制造的薄膜相比，当通过该等离子体制造薄膜时，质量会改善。
[0069]
如上所述，当第一前驱体包括铟(in)，第二前驱体包括镓(ga)，且第一和第二反应源包括氧气(o2)时，半导体层200可以包括igo。
[0070]
可以将提供第一前驱体-吹扫-提供第一反应源-吹扫定义为第一单元工艺。相比之下，可以将提供第二前驱体-吹扫-提供第二反应源-吹扫定义为第二单元工艺。此外，当依次进行第一单元工艺和第二单元工艺时，可以将第一单元工艺和第二单元工艺定义为群组工艺。
[0071]
根据一个实施方式，当执行第一单元工艺时，可以形成第一材料层210。换言之，可以使第一前驱体和第一反应源反应以形成第一材料层210。相比之下，当执行第二单元工艺时，可以形成第二材料层220。换言之，可以使第二前驱体和第二反应源反应以形成第二材料层220。
[0072]
根据一个实施方式，可以重复群组工艺。相应地，第一材料层210和第二材料层220可以交替地和重复地在衬底100上形成。在这种情况下，可以将多个第一材料层210和多个第二材料层220定义为半导体层200。
[0073]
根据另一个实施方式，第一单元工艺和第二单元工艺各自可以重复多次。当多次重复第一单元工艺和第二单元工艺时，可以控制第一材料层210和第二材料层220各自的厚度。例如，当第一单元工艺的重复次数增加时，第一材料层210的厚度会增加。此外，当第二单元工艺的重复次数增加时，第二材料层220的厚度会增加。结果，可以在衬底100上沉积具有受控厚度的第一材料层210和第二材料层220。在这种情况下，可以将具有受控厚度的第一材料层210和第二材料层220定义为半导体层200。
[0074]
如上所述，第一前驱体和第二前驱体包括相同的配体，可以通过提供第一前驱体-提供第二前驱体-吹扫-提供反应源-吹扫来形成半导体层200。该反应源可以与上述第一和第二反应源相同。这具有降低工艺成本和简化过程的优势，因为与依次执行第一单元工艺和第二单元工艺的情况相比，减少了吹扫次数。
[0075]
根据一个实施方式，半导体层200可以不分为第一材料层210和第二材料层220。更具体地，当第一材料层210和第二材料层220各自不具有预先确定的厚度时，在半导体层200
中不能够可视地分开第一材料层210和第二材料层220。
[0076]
相反，根据另一个实施方式，在半导体层200中可以分开第一材料层210和第二材料层220。更具体地，当第一材料层210和第二材料层220各自以预定厚度或更大厚度形成时，在半导体层200中能够可视地分开第一材料层210和第二材料层220。
[0077]
根据一个实施方式，可以通过控制第一单元工艺和第二单元工艺的比例来控制半导体层200中铟(in)和镓(ga)的比例。例如，可以将第一单元工艺的重复率控制为大于第二单元工艺的重复率的3倍且小于9倍。在这种情况下，在该半导体层200中，可以将铟(in)含量控制为大于25.3wt％且小于33.5wt％，并且可以将镓(ga)含量控制为大于6.8wt％且小于16.9wt％。相应地，可以改善包括该半导体层200的晶体管的性能。稍后将描述包括该半导体层200的晶体管的具体结构。
[0078]
更具体地，当将第一单元工艺的重复率:第二单元工艺的重复率控制为4:1或6:1时，可以改善包括该半导体层200的晶体管的电性能，诸如迁移率和开/关比(i
开
/i
关
)。当第一单元工艺的重复率:第二单元工艺重复率为4:1时，在该半导体层200中，铟(in)含量可以为28.6wt％，且镓(ga)含量可以为12.6wt％。相比之下，当第一单元工艺的重复率:第二单元工艺重复率为6:1时，在该半导体层200中，铟(in)含量可以为31.3wt％，且镓(ga)含量可以为9.3wt％。
[0079]
根据一个实施方式，当第一前驱体和第二前驱体具有相同的配体时，第一单元工艺重复次数相对于第二单元工艺重复次数的增加比例和半导体层200中镓(ga)含量相对于铟(in)含量的降低比例可以基本恒定。例如，当第一单元工艺重复次数相对于第二单元工艺重复次数增加100％时，半导体层200中镓(ga)含量相对于铟(in)含量会减少约100％。
[0080]
具体地，当第一单元工艺的重复率:第二单元工艺的重复率从3:1变为6:1时，半导体层200中的铟(in)含量:镓(ga)含量会从1:0.67变为1:0.30。结果，当第一前驱体和第二前驱体具有相同的配体时，易于控制半导体层200中的铟(in)含量和镓(ga)含量。
[0081]
可以热处理半导体层200。例如，可以通过紫外(uv)射线热处理半导体层200。相比之下，作为另一个示例，可以在炉中热处理半导体层200。
[0082]
根据一个实施方式，可以根据第一单元工艺的重复次数和第二单元工艺的重复次数控制半导体层200的热处理的温度。例如，当第一单元工艺的重复次数:第二单元工艺的重复次数为4:1时，可以在高于350℃且低于450℃下热处理半导体层200。相比之下，作为另一个示例，当第一单元工艺的重复次数:第二单元工艺的重复次数为6:1时，可以在高于300℃且低于400℃下热处理半导体层200。在这种情况下，可以改善包括该半导体层200的晶体管的性能(例如，迁移率、开/关比等)。
[0083]
该半导体层200可用作该晶体管的有源层。具体地，如图8所示，晶体管可以包括：衬底100；设置在衬底100上的栅极绝缘膜110；设置在栅极绝缘膜110上的有源层200；和设置在栅极绝缘膜110上以便与有源层200的一侧接触的源极电极(源极，s)以及设置在栅极绝缘膜110上以便与有源层200的另一侧接触的漏极电极(漏极，d)。
[0084]
在这种情况下，在有源层200中，可以控制铟(in)含量为大于25.3wt％且小于33.5wt％，并且可以控制镓(ga)含量为大于6.8wt％且小于16.9wt％。此外，在制造有源层200的过程中，可以控制热处理温度为高于300℃且低于400℃或高于350℃且低于450℃。相应地，可以提供具有26.0cm2/vs或更大的高迁移率和6.2e 10或更大的高开/关比(i
开
/i
关
)
的晶体管。
[0085]
根据本公开第一实施方式的制造半导体层的方法包括：准备衬底100；和执行使包括铟(in)的第一前驱体与第一反应源反应的第一单元工艺和使包括镓(ga)的第二前驱体与第二反应源反应的第二单元工艺，以在衬底100上形成包括铟和镓的半导体层200，其中，第一前驱体和第二前驱体具有相同的配体。相应地，在该半导体层200中易于控制组成比例，并且因此，包括该半导体层200的晶体管能够具有改善的电性能和可靠性。
[0086]
在上文中，已经描述了根据本公开第一实施方式的制造半导体层的方法。在下文中，将描述根据本公开第二实施方式的制造半导体层的方法，该方法通过使包括铟(in)的前驱体与反应源反应来形成半导体层。
[0087]
图9为示出根据本公开第二实施方式的制造半导体层的方法的流程图。图10为示出根据本公开第二实施方式的半导体层的示意图。图11和图12为各自示出根据反应源制造半导体层的过程的示意图。
[0088]
参照图9和图10，准备衬底100(s210)。根据一个实施方式，衬底100可以为半导体衬底。例如，衬底100可以为硅(si)衬底。相比之下，根据另一个实施方式，衬底100可以为金属衬底、塑料衬底或玻璃衬底。衬底100的类型不受限制。
[0089]
可以在衬底100上提供包括铟(in)的前驱体(s220)。例如，该前驱体可以包括由以下化学式1表示的化合物。
[0090]
[化学式1]
[0091][0092]
可以在提供有前驱体的衬底100上提供反应源。在这种情况下，可以使前驱体和反应源发生反应。相应地，可以形成半导体层200(s230)。根据一个实施方式，可以在提供反应源之前和提供反应源之后执行吹扫过程。换言之，可以通过提供前驱体-吹扫-提供反应源-吹扫来形成半导体层200。该半导体层的形成可以在第一温度下执行。
[0093]
根据一个实施方式，反应源可以包括其中氧气(o2)和氩气(ar)以50:50wt％的比例混合的等离子体。相比之下，根据另一个实施方式，反应源可以包括水(h2o)。因此，该半导体层200可以包括氧化铟(in
x
oy，x,y》0)。
[0094]
换言之，可以通过如图11所示的提供前驱体-吹扫-提供o2/ar等离子体-吹扫，或通过如图12所示的提供前驱体-吹扫-提供h2o-吹扫来形成半导体层200。
[0095]
根据一个实施方式，可以根据反应源的类型控制第一温度。例如，当反应源包括其中氧气(o2)和氩气(ar)混合的等离子体时，第一温度可以为高于100℃且低于250℃的热处理温度。相比之下，作为另一个示例，当反应源包括水(h2o)时，第一温度可以为高于100℃且低于200℃的热处理温度。在这种情况下，可以改善包括该半导体层200的晶体管的性能(例如，迁移率、开/关比等)。
[0096]
可以在第二温度下热处理半导体层200(s240)。例如，可以通过紫外(uv)射线热处理半导体层200。相比之下，作为另一个示例，可以在炉中热处理半导体层200。
[0097]
根据本公开第二实施方式的制造半导体层的方法包括：准备衬底100；在衬底100上提供包括铟的前驱体；在提供有前驱体的衬底100上提供反应源以形成半导体层200，其中使前驱体与反应源反应；热处理半导体层200，其中，根据反应源的类型控制半导体层200的热处理的温度。相应地，可以改善包括该半导体层200的晶体管的电性能。
[0098]
在上文中，已经描述了根据本公开实施方式的制造半导体层和晶体管的方法。在下文中，将描述根据本公开实施方式的制造半导体层和晶体管的方法的具体实验例和性能评价结果。
[0099]
根据实施例1的半导体薄膜的制造
[0100]
通过执行提供第一前驱体-吹扫-提供o2/ar(50:50wt％)等离子体-吹扫-提供第二前驱体-吹扫-提供o2/ar(50:50wt％)等离子体-吹扫，在衬底上制造根据实施例1的igo半导体薄膜。作为第一前驱体和第二前驱体，分别使用了以下化学式1和化学式2表示的化合物。
[0101]
[化学式1]
[0102][0103]
[化学式2]
[0104][0105]
在上述过程中，将提供第一前驱体-吹扫-提供o2/ar等离子体-吹扫定义为第一单元工艺，将提供第二前驱体-吹扫-提供o2/ar等离子体-吹扫定义为第二单元工艺，且重复每个单元工艺。
[0106]
更具体地，以第一单元工艺:第二单元工艺为2:1、3:1、4:1、6:1、9:1和19:1的比例重复第一单元工艺和第二单元工艺，且根据这些比例制造的半导体薄膜各自分别定义为根据实施例1-1、实施例1-2、实施例1-3、实施例1-4、实施例1-5和实施例1-6的半导体薄膜。将制造根据实施例1-1至1-6的半导体薄膜过程中第一单元工艺:第二单元工艺的比例总结在下表1中。
[0107]
[表1]
[0108]
分类第一单元工艺(in):第二单元工艺(ga)实施例1-12:1实施例1-23:1实施例1-34:1实施例1-46:1实施例1-59:1
实施例1-619:1
[0109]
根据对比例1的半导体薄膜的制造
[0110]
通过执行提供第一前驱体-吹扫-提供o2/ar(50:50wt％)等离子体-吹扫-提供第二前驱体-吹扫-提供o2/ar(50:50wt％)等离子体-吹扫，在衬底上制造根据对比例1的igo半导体薄膜。将dadi([3-(二甲氨基)丙基]二甲基铟)用作第一前驱体，且将tmga(三甲基镓)用作第二前驱体。
[0111]
此外，如根据实施例1的半导体薄膜中所述，将第一单元工艺:第二单元工艺的比例控制为2:1、3:1、4:1、6:1、9:1和19:1，且根据每个比例制造半导体薄膜。根据每个比例制造的半导体薄膜分别定义为根据对比例1-1至1-6的半导体薄膜。
[0112]
根据实施例1的晶体管的制造
[0113]
在si栅极上形成sio2栅极绝缘膜(厚度100nm)之后，在该栅极绝缘膜上形成根据实施例1-1至1-6的每个半导体薄膜(厚度20nm)、ito源极电极(厚度100nm)，和ito漏极电极(厚度100nm)，以分别制造根据实施例1-1至1-6的晶体管。
[0114]
图13为示出在根据本公开实施例1的半导体薄膜中in生长速率的曲线图。图14为示出在根据本公开实施例1的半导体薄膜中ga生长速率的曲线图。
[0115]
参照图13和图14，制备根据实施例1的半导体薄膜，测量并示出了gpc(/周期)和折射率随第一前驱体和第二前驱体的温度(前驱体温度，℃)的变化。半导体薄膜的总生长温度控制为200℃，o2/ar等离子体控制在300w和5s。此外，测量了根据实施例1-2到1-6的半导体薄膜的计算沉积速率和实际沉积速率，并将结果总结在下表2中。
[0116]
[表2]
[0117][0118]
如在表2中所示，示出了根据实施例1-3的半导体薄膜的计算沉积速率和实际沉积速率相等。此外，测量了根据实施例1-2至1-6的半导体薄膜的组成比例，并测量了根据对比例1-2至1-6的半导体薄膜的组成比例。将根据实施例1-2至1-6的半导体薄膜的组成比例总结在下表3中，并将根据对比例1-2至1-6的半导体薄膜的组成比例总结在下表4中。
[0119]
[表3]
[0120]
分类c％in％ga％o％in:ga比例实施例1-2(3:1)2.025.316.955.81:0.67实施例1-3(4:1)2.028.612.656.81:0.44实施例1-4(6:1)1.931.39.357.41:0.30实施例1-5(9:1)1.833.56.857.91:0.20实施例1-6(19:1)1.736.03.658.71:0.10
[0121]
[表4]
[0122]
分类c％in％ga％o％in:ga比例对比例1-2(3:1)0.522.223.953.51:1.07对比例1-3(4:1)0.424.620.754.41:0.84对比例1-4(6:1)0.527.617.554.41:0.71对比例1-5(9:1)0.231.013.555.21:0.44对比例1-6(19:1)0.535.18.156.31:0.23
[0123]
如在表3中所示，示出的是，在使用具有相同配体的前驱体制造的根据实施例1的半导体薄膜中，当第一单元工艺:第二单元工艺的比例从3:1提高到6:1时，in:ga比例从1:0.67降低至1:0.30。换言之，示出的是，当第一单元工艺与第二单元工艺的重复次数的比例增加了100％(3
→
6)时，ga与in的比例降低了约100％(0.67
→
0.30)。另一方面，如在表4中所示，在使用不同配体的前驱体制造的根据对比例1的半导体薄膜中，当第一单元工艺:第二单元工艺的比例从3:1增加到6:1时，in:ga比例从1:1.07降低至1:0.71。换言之，示出的是，当第一单元工艺与第二单元工艺的重复次数的比例增加了100％(3
→
6)时，ga与in的比例降低了约50％(1.07
→
0.71)。
[0124]
换言之，可以看出，当使用具有相同配体的前驱体制造半导体薄膜时，第一单元工艺重复次数相对于第二单元工艺重复次数的增加比例和半导体薄膜中的镓(ga)含量相对于铟(in)含量的降低比例基本恒定。结果，可以看出，当使用具有相同配体的前驱体制造igo薄膜时，通过控制ald工艺的顺序可以容易地控制igo薄膜中的in含量和ga含量。
[0125]
图15和图16为示出根据实施例1的晶体管的电性能的曲线图，其中该晶体管包括uv退火的根据实施例1的半导体薄膜。
[0126]
参照图15和图16，制备根据实施例1-2至1-6的晶体管，在250℃的温度和300℃的温度下对包括于每个晶体管中的半导体薄膜进行uv退火，测量并示出每个晶体管的电性能。
[0127]
如在图15和图16中所示，示出的是，随着半导体薄膜中ga比例的增加，晶体管的v
th
正向偏移，且坡度逐渐增大。具体地，示出的是，根据实施例1-3(4:1)的晶体管具有最高的迁移率(μ
sat
，cm2/vs)和开/关比(i
开
/i
关
)，并且与uv退火温度无关。
[0128]
图17至图20为示出根据实施例1的晶体管的电性能的曲线图，该晶体管包括在炉中热处理的根据实施例1的半导体薄膜。
[0129]
参照图17至图20，制备根据实施例1-1至1-6的晶体管，在300℃、350℃、400℃和450℃的温度下对包括于每个晶体管中的半导体薄膜进行热处理3小时，测量并示出每个晶体管的电性能。更具体的，图17示出了包括在300℃下热处理的半导体薄膜的晶体管的电性能，并且结果总结在下表5中。此外，图18示出了包括在350℃下热处理的半导体薄膜的晶体管的电性能，并且结果总结在下表6中。此外，图19示出了包括在400℃下热处理的半导体薄膜的晶体管的电性能，并且结果总结在下表7中。此外，图20示出了包括在450℃下热处理的半导体薄膜的晶体管的电性能，并且结果总结在下表8中。
[0130]
[表5]
[0131][0132][0133]
[表6]
[0134][0135]
[表7]
[0136]
[0137]
[表8]
[0138][0139][0140]
此外，将根据实施例1-3和1-4的晶体管各自的半导体薄膜的基于热处理温度的迁移率和开/关比总结在下表9和表10中。
[0141]
[表9]
[0142]
分类μ
sat
[cm2/vs]i
开
/i
关
300℃11.7
±
0.31.6e 9350℃14.2
±
0.54.5e 9400℃25.0
±
1.36.2e 10450℃26.0
±
0.38.7e 9
[0143]
如在表9中所示，示出的是，当第一单元工艺的重复次数:第二单元工艺的重复次数为4:1时，迁移率(μ
sat
)随温度的升高而增加。然而，示出的是，在温度高至400℃之前，开/关比(i
开
/i
关
)逐渐增加，然后在400℃后再次降低。
[0144]
[表10]
[0145]
分类μ
sat
[cm2/vs]i
开
/i
关
300℃15.1
±
0.67.5e 11350℃19.2
±
0.31.1e 10400℃17.9
±
1.78.5e 9450℃17.8
±
0.41.4e 10
[0146]
如在表10中所示的，示出的是，当第一单元工艺的重复次数:第二单元工艺的重复次数为6:1时，在温度高至350℃之前，迁移率(μ
sat
)和开/关比(i
开
/i
关
)增加，且此后降低。结果，从表9和表10可以看出，当第一单元工艺的重复次数:第二单元工艺的重复次数的比例为4:1时，通过控制半导体薄膜的热处理温度为高于350℃且低于450℃；并且当第一单元工艺的重复次数:第二单元工艺的重复次数的比例为6:1时，控制半导体薄膜的热处理温度为高于300℃且低于400℃，改善了晶体管的电性能。
[0147]
根据实施例2的半导体薄膜的制造
[0148]
通过执行提供in前驱体-吹扫-提供o2/ar(50:50wt％)等离子体-吹扫，在衬底上
制造薄膜，和将制造的薄膜在250℃的温度下uv退火1小时，以制造根据实施例2的in2o3半导体薄膜。作为in前驱体，使用由以下化学式1表示的化合物。
[0149]
[化学式1]
[0150][0151]
此外，将提供in前驱体-吹扫-提供o2/ar(50:50wt％)等离子体-吹扫的工艺温度控制为100℃、150℃、200℃和250℃以制造半导体薄膜，并将在每个温度下制造的薄膜分别定义为根据实施例2-1、2-2、2-3和2-4的半导体薄膜。将根据实施例2-1、2-2、2-3和2-4的半导体薄膜的工艺温度总结在下表11中。
[0152]
[表11]
[0153]
分类ald工艺温度实施例2-1100℃实施例2-2150℃实施例2-3200℃实施例2-4250℃
[0154]
根据实施例2的晶体管的制造
[0155]
在si栅极上形成sio2栅极绝缘膜(厚度100nm)之后，在该栅极绝缘膜上形成根据实施例2-1至2-4的每个半导体薄膜(厚度20nm)、ito源极电极(厚度100nm)、ito漏极电极(厚度100nm)以制造根据实施例2-1至2-4的每个晶体管。
[0156]
图21为示出根据本公开实施例2的半导体薄膜的电性能的曲线图。
[0157]
参照图21，测量并示出了根据实施例2-1(100℃)、2-2(150℃)、2-3(200℃)和2-4(250℃)的每个半导体薄膜的载流子浓度(cm-3
)、霍尔迁移率(cm2/vsec)和电阻率(ohm cm)。
[0158]
如在图21中所示，示出的是，在根据实施例2的半导体薄膜中，随着半导体薄膜的工艺温度的升高，载流子浓度和霍尔迁移率增加，而电阻率降低。
[0159]
图22为示出根据本公开实施例2的半导体薄膜的结构的曲线图。
[0160]
参照图22，测量并示出了根据实施例2-1(100℃)、2-2(150℃)、2-3(200℃)和2-4(250℃)的半导体薄膜的晶体结构。如在图22中所示，示出的是，根据实施例2-1至2-4的所有半导体薄膜均呈立方结构，即in2o3的一般结构。
[0161]
此外，测量了根据实施例2-1至2-4的半导体薄膜的o/in比例和杂质，并将结果总结在下表12中。
[0162]
[表12]
[0163][0164]
如在表12中所示，示出的是，在根据实施例2-1至2-4的半导体薄膜中，没有碳和氮杂质，且in/o显示出1:2的理想值。图23至图26为示出根据本公开实施例2的晶体管的电性能的曲线图。
[0165]
参照图23至图26，测量并示出了根据本公开实施例2-1至2-4的每个晶体管的栅极电压(v)-依赖性漏极电流。如在图23和图26中所示，示出的是，包括在100℃的温度下沉积的半导体薄膜的晶体管具有绝缘体性能，而包括在250℃的温度下沉积的半导体薄膜的晶体管具有导电性能。另一方面，如在图24和图25中所示，示出的是，在包括在150℃和200℃的温度下沉积的半导体薄膜的晶体管中，半导体薄膜表现出半导体性能，因为这些半导体薄膜受到uv热处理。
[0166]
结果，可以看出，当使用提供in前驱体-吹扫-提供o2/ar(50:50wt％)等离子体-吹扫的工艺制造in2o3半导体薄膜时，为了改善晶体管的电性能，将半导体薄膜的沉积温度控制为高于100℃且低于250℃是有效的。
[0167]
根据实施例3的半导体薄膜的制造
[0168]
通过执行提供in前驱体-吹扫-提供h2o-吹扫，在衬底上制造薄膜，和将制造的薄膜在250℃的温度下uv退火1小时，以制造根据实施例3的in2o3半导体薄膜。作为in前驱体，使用由以下化学式1表示的化合物。
[0169]
[化学式1]
[0170][0171]
此外，将提供in前驱体-吹扫-提供h2o-吹扫的工艺温度控制为100℃、150℃、200℃和250℃以制造半导体薄膜，并将在每个温度下制造的薄膜定义为根据实施例3-1、3-2、3-3和3-4的半导体薄膜。将根据实施例3-1、3-2、3-3和3-4的半导体薄膜的工艺温度总结在下表11中。
[0172]
[表13]
[0173]
分类ald工艺温度实施例3-1100℃实施例3-2150℃实施例3-3200℃实施例3-4250℃
[0174]
根据实施例3的晶体管的制造
[0175]
在si栅极上形成sio2栅极绝缘膜(厚度100nm)之后，在该栅极绝缘膜上形成根据
实施例3-1至3-4的每个半导体薄膜(厚度20nm)、ito源极电极(厚度100nm)、ito漏极电极(厚度100nm)，以制造根据实施例3-1至3-4的每个晶体管。
[0176]
图27为示出根据本公开实施例3的半导体薄膜的电性能的曲线图。
[0177]
参照图27，测量并示出了根据实施例3-1(100℃)、3-2(150℃)、3-3(200℃)和3-4(250℃)的每个半导体薄膜的载流子浓度(cm-3
)、霍尔迁移率(cm2/vsec)和电阻率(ohm cm)。
[0178]
如在图27中所示，示出的是，在根据实施例3的半导体薄膜中，随着半导体薄膜的工艺温度的升高，载流子浓度增加，电阻率降低，而霍尔迁移率保持恒定。
[0179]
图28为示出根据本公开实施例3的半导体薄膜的结构的曲线图。
[0180]
参照图28、测量并示出了根据实施例3-1(100℃)、3-2(150℃)、3-3(200℃)和3-4(250℃)的半导体薄膜的晶体结构。如在图28中所示，示出的是，根据实施例3-1(100℃)和3-2(150℃)的半导体薄膜均呈立方结构，即in2o3的一般结构，而根据实施例3-3(200℃)和3-4(250℃)的半导体薄膜均呈菱方结构。
[0181]
此外，测量了根据实施例3-1至3-4的半导体薄膜的o/in比例和杂质，并将结果总结在下表14中。
[0182]
[表14]
[0183]
分类o/in比例杂质实施例3-1(100℃)1.27c:14.62实施例3-2(150℃)1.29c:1.51实施例3-3(200℃)1.60c:1.24实施例3-4(250℃)1.62c:1.43
[0184]
如在表14中所示，示出的是，在根据实施例3-1至3-4的半导体薄膜中，工艺温度为100℃和150℃的情况下o/in比例约为1.3，而工艺温度为200℃和250℃的情况下约为1.6，这与晶体结构的趋势相同，且工艺温度为100℃的情况下包括约14％的碳杂质。图29至图32为示出根据本公开实施例3的晶体管的电性能的曲线图。
[0185]
参照图29至图32，测量并示出了根据本公开实施例3-1至3-4的每个晶体管的栅极电压(v)-依赖性漏极电流(a)。如在图29中所示，示出的是，包括在100℃的温度下沉积的半导体薄膜的晶体管具有绝缘体性能，如在图31和图32中所示，包括在200℃和250℃的温度下沉积的半导体薄膜的晶体管具有导电性能。另一方面，如在图30中所示，示出的是，在包括在150℃的温度下沉积的半导体薄膜的晶体管中，该半导体薄膜表现出半导体性能，因为该半导体薄膜受到uv热处理。
[0186]
结果，可以看出，当使用提供in前驱体-吹扫-提供h2o-吹扫的工艺制造in2o3半导体薄膜时，为了改善晶体管的电性能，将半导体薄膜的沉积温度控制为高于100℃且低于200℃是有效的。
[0187]
在上文中，已经使用优选实施例详细描述了本公开，然而本公开的范围不限于具体实施例，而应由所附权利要求书来解释。此外，应当理解的是，在不脱离本公开范围的情况下，本领域技术人员可以做出各种修改和改变。
[0188]
工业实用性
[0189]
根据本公开的制造半导体层的方法包括：准备衬底；和执行使包括铟(in)的第一
前驱体与第一反应源反应的第一单元工艺和使包括镓(ga)的第二前驱体与第二反应源反应的第二单元工艺以在衬底上形成包括铟和镓的半导体层，其中，第一前驱体和第二前驱体可以具有相同的配体。结果，在半导体层中易于控制组成比例，并且因此，包括该半导体层的晶体管能够具有改善的电性能和可靠性。