具有集成磁芯电感器的微电子组件的制作方法

具有集成磁芯电感器的微电子组件


背景技术：

1.集成电路(ic)封装可以包括用于管理向ic管芯的功率输送的集成电压调节器(ivr)。一些ivr可以包括磁芯电感器结构。
附图说明
2.结合附图参考下文的具体实施方式能够容易地理解实施例。为了便于这种描述，类似的附图标记指示类似的结构元件。在附图的图中通过举例方式而非限制方式示出了实施例。
3.图1a是根据各种实施例的示例性微电子组件的侧视截面图。
4.图1b-1c是根据各种实施例的图1a的放大部分。
5.图2a是根据各种实施例的示例性微电子组件的侧视截面图。
6.图2b-2c是示出了根据各种实施例的图2a的微电子组件中的集成磁芯电感器的顶视示意图。
7.图3是根据各种实施例的示例性微电子组件的侧视截面图。
8.图4是示出了根据各种实施例的示例性集成磁芯电感器的顶视示意图。
9.图5a-5g是根据各种实施例的用于制造示例性微电子组件的示例性工艺中的各种阶段的侧视截面图。
10.图6是晶圆和可以被包括在根据本文公开的实施例中的任何实施例的微电子组件中的管芯的顶视图。
11.图7是可以包括在根据本文公开的实施例中的任何实施例的微电子组件中的ic装置的截面侧视图。
12.图8是可以包括根据本文公开的实施例中的任何实施例的微电子组件的ic装置组件的截面侧视图。
13.图9是可以包括根据本文公开的实施例中的任何实施例的微电子组件的示例性电装置的框图。
具体实施方式
14.本文公开了微电子组件以及相关装置和方法。例如，在一些实施例中，一种微电子组件可以包括：位于第一电介质层中的具有第一表面和相对的第二表面的第一管芯；位于所述第一电介质层中的具有第一表面和相对的第二表面的磁芯电感器，其中，该磁芯电感器包括第一导电柱和耦合至第一导电柱的第二导电柱，该第一导电柱具有位于该磁芯电感器的第一表面处的第一端和位于该磁芯电感器的第二表面处的相对的第二端，其中，第一导电柱至少部分地被磁性材料围绕，所述磁性材料从第二端至少部分地沿第一导电柱的厚度延伸并且朝第一端逐渐变窄(taper)，第二导电柱具有位于该磁芯电感器的第一表面处的第一端和位于该磁芯电感器的第二表面处的相对的第二端；以及位于第二电介质层中的具有第一表面和相对的第二表面的第二管芯，其中，第二电介质层位于第一电介质层上，并
且其中，第二管芯的第一表面耦合至该磁芯电感器的第二表面。
15.在多管芯ic封装中的两个或更多管芯之间传递大量信号是具有挑战性的，这是由于这种管芯的越来越小的尺寸、热约束、以及功率输送约束、以及其他因素。向管芯提供功率的电压调节器电路一般包括电感器。典型地，通过将电感器集成到封装衬底中或者通过将电感器安装到封装衬底上来并入电感器，这样做由于增多的衬底层而增加了复杂性，并且因增大的电路径距离而增加了时延。例如，空气芯电感器被集成在封装衬底中并提供小电感密度，但是需要向封装衬底添加显著数量的层。另一种常规解决方案包括并入管芯上电感器，管芯上电感器是昂贵且不可靠的，因为其增加了复杂性并且成品率损失更高。本文公开的实施例中的各种实施例可以有助于以低成本、提高的功率效率和更大的设计自由度实现对多个ic管芯的可靠附接，与此同时相对于常规方案提高了电感密度和效率。本文公开的微电子组件对于计算机、平板电脑、工业机器人和消费电子品(例如，可穿戴装置)中的小型且不显眼的应用而言是尤为有利的。
16.在下文的具体实施方式中，将参考构成了其组成部分的附图，在附图中，始终以类似的附图标记表示类似的部分，并且在附图中以举例说明的方式示出了可以实践的实施例。应当理解，可以采用其他实施例，并且可以做出结构或逻辑上的改变，而不脱离本公开的范围。因此，不应从限定的意义上理解下文的具体实施方式。
17.可以按照对理解所主张保护的主题最有帮助的方式将各项操作依次描述为分立的动作或操作。然而，不应将描述的顺序解释为暗示这些操作必然是顺序相关的。具体而言，可以不按照介绍的顺序执行这些操作。可以按照不同于所描述的实施例的顺序执行所描述的操作。在附加的实施例中，可以执行各种附加的操作和/或可以省略所描述的操作。
18.出于本公开的目的，短语“a和/或b”是指(a)、(b)或者(a和b)。出于本公开的目的，短语“a、b和/或c”是指(a)、(b)、(c)、(a和b)、(a和c)、(b和c)或者(a、b和c)。附图未必是按比例绘制的。尽管很多附图示出了具有平直壁和直角拐角的直线结构，但是这只是为了简化例示，并且使用这些技术做出的实际装置将表现出圆化拐角、表面粗糙度和其他特征。
19.描述使用了短语“在实施例中”，其可以指代相同或不同实施例中的一个或多个。此外，关于本公开的实施例使用的术语“包括”、“包含”、“具有”等是同义的。如文中使用的，“封装”和“ic封装”是同义的，“管芯”和“ic管芯”也是这样。本文可能使用术语“顶部”和“底部”来解释附图的各种特征，但这些术语只是为了易于讨论，并且不暗示预期的或所需的取向。如本文所使用的，术语“绝缘”是指“电绝缘”，除非另作说明。在说明书中的各处以及在权利要求书中，术语“耦合”是指直接或间接连接，例如，受到连接的事物之间的直接电、机械或磁连接、或者通过一个或多个无源或有源中间装置的间接连接。“一”和“所述”的含义包括复数个引述对象。“在
……
中”的含义包括“在
……
中”和“在
……
上”。
20.在用于描述尺寸的范围时，短语“x和y之间”表示包括x和y的范围。为了方便起见，短语“图1”可以用于指图1a-1c的图示的集合，短语“图5”可以用于指图5a-5g的图示的集合，等等。尽管可能在本文中以单数形式提到某些元件，但这样的元件可以包括多个子元件。例如，“绝缘材料”可以包括一种或多种绝缘材料。如本文所用，“导电接触部”可以指在不同部件之间充当电接口的导电材料(例如，金属)的部分；导电接触部可以凹陷到部件的表面中，与部件的表面平齐或者从部件的表面延伸出去，并且可以采取任何适当形式(例如，导电焊盘或插槽、或者导电线或过孔的部分)。
21.图1a是根据各种实施例的微电子组件100的侧视截面图。微电子组件100可以包括封装衬底102，其耦合至具有集成磁芯电感器(mci)190a、190b的多层管芯子组件104。
22.图1b-1c是根据各种实施例的图1a的放大部分。具体而言，如图1b中所示，mci 190a可以包括至少部分地被磁性材料194围绕的第一导电柱192-b1以及第二导电柱192-b2。mci 190a可以具有第一表面170-1和第二表面170-2。第一导电柱192-b1和第二导电柱192-b2可以包括第一端或底端(例如，位于mci 190a的第一表面170-1处)和第二端或顶端(例如，位于mci 190a的第二表面170-2处)。磁性材料194至少部分地沿第一导电柱192-b1的厚度(例如，z高度)延伸，并且从第二端朝第一端逐渐变窄(例如，离第一端较近的磁性材料的直径小于离第二端较近的磁性材料的直径)。第一导电柱192-b1可以经由多层管芯子组件104中的导电通路196a(例如，位于mci 190a的第一表面170-1处)电耦合至第二导电柱192-b2，并且第一导电柱192-b1和第二导电柱192-b2在mci 190a的第二表面170-2处电耦合至管芯114-3。在一些实施例中，第一导电柱192-b1和第二导电柱192-b2两者被磁性材料194围绕。在一些实施例中，第一导电柱192-b1和第二导电柱192-b2可以经由封装衬底102中的导电通路而被电耦合。
23.如图1c中所示，mci 190b可以包括四个导电柱，第一导电柱192-c1、第二导电柱192-c2、第三导电柱192-c3和第四导电柱192-c4。四个导电柱192-c1、192-c2、192-c3、192-c4可以至少部分地被磁性材料194围绕。mci 190b可以具有第一表面170-1和第二表面170-2。四个导电柱192-c1、192-c2、192-c3、192-c4可以包括第一端或底端(例如，位于mci 190b的第一表面170-1处)和第二端或顶端(例如，位于mci 190b的第二表面170-2处)。磁性材料194可以至少部分地沿四个导电柱192-c1-192-c4中的各个导电柱的厚度(例如，z高度)延伸，并且从第二端朝第一端逐渐变窄(例如，离第一端较近的磁性材料的直径小于离第二端较近的磁性材料的直径)。尽管图1c示出了四个导电柱被磁性材料围绕，但是任何数量的导电柱可以被导电材料围绕(例如，一个或多个导电柱可以被磁性材料围绕)。如图1c中所示，第一导电柱192-c1可以经由封装衬底102中的导电通路196b在第一端(例如，第一表面170-1处)电耦合至第二导电柱192-c2，第二导电柱192-c2可以经由多层管芯子组件104中的导电通路196c在第二端(例如，第二表面170-2处)电耦合至第三导电柱192-c3，并且第三导电柱192-c3可以经由封装衬底102中的导电通路196d在第一端(例如，第一表面170-1处)电耦合至第四导电柱192-c4。在一些实施例中，第一端(例如，第一表面170-1处)的导电通路196b、196d可以经由多层管芯子组件104中的导电通路而被电耦合。
24.多层管芯子组件104可以包括多个互连。如本文所使用的，术语“多层管芯子组件”104可以指复合管芯，其具有每层中带有一个或多个管芯的两个或更多个堆叠电介质层、以及连接所述一个或多个管芯(包括非相邻层中的管芯)的导电互连和/或导电通路。如文中使用的，术语“多层管芯子组件”和“复合管芯”可以是可互换使用的。如本文所使用的，术语“多级互连”152可以指包括第一部件和第二部件之间的导电柱的互连，其中，第一部件和第二部件不位于相邻层中，或者可以指跨一个或多个层的互连(例如，第一层中的第一管芯与第三层中的第二管芯之间的互连，或者封装衬底与第二层中的管芯之间的互连)。如图1中所示，多层管芯子组件104可以包括两层。具体而言，多层管芯子组件104可以包括具有管芯114-2的第一层104-1以及具有管芯114-3和管芯114-5的第二层104-2。第一层104-1中的管芯114-2可以通过管芯到封装衬底(dtps)互连150耦合至封装衬底102，并且可以通过管芯
到管芯(dtd)互连130耦合至第二层104-2中的管芯114-3、114-5。第二层104-2中的管芯114-3可以通过多级(ml)互连152耦合至封装衬底。ml互连152可以是功率输送互连或者高速信号互连。具体而言，封装衬底102的顶表面可以包括一组导电接触部146。管芯114-2可以包括位于管芯的底表面上的一组导电接触部122以及位于管芯的顶表面上的一组导电接触部124。管芯114-3、114-5可以包括位于管芯的底表面上的一组导电接触部122。如针对管芯114-2所示，管芯114-2的底表面上的导电接触部122可以通过dtps互连150电和机械耦合至封装衬底102的顶表面上的导电接触部146，并且管芯114-2的顶表面上的导电接触部124可以通过dtd互连130电和机械耦合至管芯114-3、114-5的底表面上的导电接触部122。如针对管芯114-3、114-5所示，管芯的底表面上的导电接触部122可以通过ml互连152电和机械耦合至封装衬底的顶表面上的导电接触部146。
25.例如，导电柱192可以由任何适当导电材料形成，所述导电材料例如铜、银、镍、金、铝或者其他金属或合金。mci 190的导电柱192可以是使用任何适当工艺形成的，所述工艺例如包括光刻工艺或者诸如冷喷涂或三维打印的加成工艺。在一些实施例中，本文公开的导电柱192可以具有处于100微米和500微米之间的间距。如本文所使用的，间距是从中心到中心(例如，从导电柱的中心到相邻导电柱的中心)测量的。mci 190可以通过向一个或多个管芯114更有效率地输送功率而提高微电子组件的性能。mci 190的导电柱192可以具有任何适当的尺寸和形状。在一些实施例中，导电柱192可以具有圆形的、矩形的或者其他形状的截面。
26.围绕导电柱192的磁性材料194可以由诸如铁磁材料的任何适当磁性材料形成。在一些实施例中，磁性材料可以包括高磁导率膏，例如，具有铁氧体填充物的基于环氧树脂的膏。在一些实施例中，适当的磁性材料可以包括铁、镍、钴、或者镍铁合金(例如，mu合金和/或坡莫合金)。在一些实施例中，适当的磁性材料可以包括镧系元素和/或锕系元素、钴锆钽(czt)合金、半导电或半金属heusler化合物、以及不导电(陶瓷)铁氧体。在一些实施例中，适当的铁氧体材料除了包括铁之外还可以包括镍离子、锰离子、锌离子和/或钴离子中的任何离子。在一些实施例中，铁氧体材料可以包括钡离子和/或锶离子。在一些实施例中，适当的heusler化合物可以包括锰、铁、钴、钼、镍、铜、钒、铟、铝、镓、硅、锗、锡和/或锑中的任何元素。在一些实施例中，适当的磁性材料可以包括heusler合金、co、fe、ni、gd、b、ge、ga、坡莫合金、或者钇铁石榴石(yig)，其中，heusler合金是包括下述选项中的一者或多者的材料：cu、mn、al、in、sn、ni、sb、ga、co、fe、si、pd、sb、v、ru、cu2mnal、cu2mnin、cu2mnsn、ni2mnal、ni2mnin、ni2mnsn、ni2mnsb、ni2mnga、co2mnal、co2mnsi、co2mnga、co2mnge、pd2mnal、pd2mnin、pd2mnsn、pd2mnsb、co2fesi、co2feal、fe2val、mn2vga、co2fege、mnga、mngaru或mn3x，其中，“x”是ga或ge之一。在一些实施例中，适当的磁性材料可以包括pt、pd、w、ce、al、li、mg、na、cr2o3、coo、dy、dy2o、er、er2o3、eu、eu2o3、gd、gd2o3、feo、fe2o3、nd、nd2o3、ko2、pr、sm、sm2o3、tb、tb2o3、tm、tm2o3、v、v2o3或者具有磁性合金的颗粒的环氧树脂材料。在一些实施例中，磁性合金可以是由下述选项中的一者或多者形成的合金：pt、pd、w、ce、al、li、mg、na、cr、co、dy、er、eu、gd、fe、nd、k、pr、sm、tb、tm或v。在一些实施例中，磁性材料可以由具有磁性颗粒或者碎屑的电介质形成。例如，非导电有机或无机材料可以具有磁性颗粒或碎屑，例如铁、镍、钴及其合金，其中，磁性颗粒具有处于5纳米和500纳米之间的直径，并且分布在整个电介质材料中。在一些实施例中，所使用的磁性材料可以取决于特定mci的预期特性。例
如，在一些实施例中，可以在相对较轻的负载之下饱和的高磁导磁性材料可以用于创建以高效率供应轻负载的ivr的mci。在一些实施例中，利用高饱和点的具有较低磁导率的磁性材料可以用于创建供应较重负载的ivr的mci。在一些实施例中，磁性材料194可以包括磁性材料的组合，例如，具有磁性颗粒的薄膜电介质以及基于环氧树脂的磁性膏。
27.磁性材料194可以是使用任何适当工艺形成的，包括(例如)下文参考图5描述的工艺。磁性材料194可以被形成为至少部分地围绕导电柱192。在一些实施例中，磁性材料194可以被形成为完全围绕导电柱192，使得磁性材料194绕导电柱192形成套管。如本文所使用的，“被磁性材料围绕”可以指部分地围绕和完全围绕。例如，在一些实施例中，被磁性材料围绕可以指导电柱绕直径完全被磁性材料围绕，并且沿高度(例如，z高度或厚度)部分地被磁性材料围绕。在一些实施例中，被磁性材料围绕可以指导电柱沿高度完全被磁性材料围绕，并且绕直径部分地被磁性材料围绕(例如，如下面在图2c中所示)。在一些实施例中，被磁性材料围绕可以指导电柱沿高度部分地被磁性材料围绕，并且绕直径部分地被磁性材料围绕。在一些实施例中，被磁性材料围绕可以指导电柱沿高度完全被磁性材料围绕，并且绕直径完全被磁性材料围绕。在一些实施例中，封装衬底102可以是使用光刻限定过孔封装工艺形成的。在一些实施例中，封装衬底102可以是使用标准有机封装制造工艺制造的，因而封装衬底102可以采取有机封装的形式。在一些实施例中，封装衬底102可以是形成于平板载体上的一组重新分布层，其是通过层压或者旋涂电介质材料并且通过激光钻孔或烧蚀以及镀覆来创建导电过孔和导电线而形成的。在一些实施例中，可以使用任何适当技术(例如，重新分布层技术)将封装衬底102形成在可去除载体上。可以使用任何本领域已知的用于制作封装衬底102的方法，并且为了简洁起见，本文中将不再对这种方法做进一步论述。
28.在一些实施例中，封装衬底102可以是较低密度介质，并且管芯114(例如，管芯114-2)可以是较高密度介质或者包含具有较高密度介质的区域。如本文所用，术语“较低密度”和“较高密度”是相对术语，其指示较低密度介质中的导电通路(例如，包括导电互连、导电线和导电过孔)较大和/或具有比较高密度介质中的导电通路更大的间距。在一些实施例中，较高密度介质可以是使用借助于高级光刻的经修改的半加成工艺或者半加成堆积工艺制造的(具有通过高级激光或光刻工艺形成的小垂直互连特征)，而较低密度介质可以是使用标准印刷电路板(pcb)工艺制造的pcb(例如，使用蚀刻化学试剂去除掉不需要的铜区域的标准减成工艺，并且具有通过标准激光工艺形成的粗略垂直互连特征)。在其他实施例中，较高密度介质可以是使用诸如单金属镶嵌工艺或者双金属镶嵌工艺的半导体制作工艺而制造的。
29.在一些实施例中，如管芯114-2上所示，dtps互连150可以在同一管芯上具有相同间距。在一些实施例中，dtps互连150可以在同一管芯上具有不同间距(未示出)。在另一个示例中，管芯114-2在顶表面上可以具有dtd互连130，所述dtd互连130可以在同一表面上具有相同间距。在一些实施例中，管芯114-2在顶表面上可以具有dtd互连130，所述dtd互连130可以在同一表面上具有不同间距(未示出)。具有在同一表面上有不同间距的互连130的管芯114可以被称为混合间距管芯。在一些实施例中，dtd互连可以具有处于5微米和200微米之间(例如，处于5微米和100微米之间)的间距。在一些实施例中，dtps互连可以具有处于50微米和800微米之间(例如，处于100微米和500微米之间)的间距。
30.尽管图1a将管芯114-2示为双面管芯，并且将管芯114-3、114-5示为单面管芯，但
是管芯114可以是单面或双面管芯，并且可以是单间距管芯或混合间距管芯。在这一语境下，双面管芯是指在两个表面上都具有连接的管芯。在一些实施例中，双面管芯可以包括穿硅过孔(tsv)，以在两个表面上形成连接。双面管芯的有源表面是包含一个或多个有源装置和大部分互连的表面，其可以面向任一方向，取决于设计要求和电学要求。在一些实施例中，管芯114-2是内插器或桥管芯。在一些实施例中，附加的管芯可以设置在管芯114-2的顶表面上。在一些实施例中，附加的部件可以设置在管芯114-3、114-5的顶表面上。诸如表面安装电阻器、电容器和/或电感器的附加的无源部件可以设置在封装衬底102的顶表面或底表面上或者嵌入在封装衬底102中。
31.将管芯置于单独的层中以使得所述管芯至少部分地重叠可以减少布线拥塞，并且可以通过使非相邻层中的管芯能够通过本文公开的ml互连中的任何ml互连而连接至封装衬底，来提高管芯的利用率。在一些实施例中，第一管芯可以通过本文公开的ml互连中的任何ml互连而连接至非相邻层中的第二管芯。
32.尽管图1a示出了处于特定布置中的管芯114，但是管芯114可以处于任何适当布置中。例如，管芯114-3可以在管芯114-2之上延伸出重叠距离191，并且管芯114-5可以在管芯114-2之上延伸出重叠距离193。重叠距离191、193可以是任何适当距离。在一些实施例中，重叠距离191、193可以处于0.5毫米和50毫米之间(例如，处于0.75毫米和20毫米之间或者大约为10毫米)。在一些实施例中，重叠距离191、193可以处于0.25毫米和25毫米之间。在一些实施例中，重叠距离191、193可以处于0.25毫米和5毫米之间。
33.在图1的实施例中，管芯114-2可以在微电子组件100的局部区域中提供高密度互连布线。在一些实施例中，管芯114-2的存在可以支持不能直接完全附接至封装衬底102的精细间距半导体管芯(未示出)的直接芯片附接。具体而言，如上文所论述的，管芯114-2可以支持不可在封装衬底102中实现的迹线宽度和间隔。可穿戴和移动电子设备的激增以及物联网(iot)应用正在推动电子系统的尺寸减小，但是pcb制造工艺的限制和使用期间的热膨胀所带来的机械后果都已表明，具有精细互连间距的芯片不能被直接安装至pcb。本文公开的微电子组件100的各种实施例可能能够在不牺牲性能或可制造性的情况下支持具有高密度互连的芯片和具有低密度互连的芯片。
34.图1a的微电子组件100还可以包括电路板(未示出)。封装衬底102可以通过位于封装衬底102的底表面处的第二级互连耦合至该电路板。第二级互连可以是任何适当的第二级互连，包括用于球栅阵列布置的焊料球、引脚栅格阵列布置中的引脚或者连接盘栅格阵列布置中的连接盘。例如，该电路板可以是母板，并且可以具有附接到其上的其他部件。如本领域所知，电路板可以包括用于穿过该电路板对功率、接地和信号进行路由的导电通路和其他导电接触部。在一些实施例中，第二级互连可以不将封装衬底102耦合至电路板，而是可以将封装衬底102耦合至另一ic封装、内插器或者任何其他适当部件。在一些实施例中，多层管芯子组件可以不耦合至封装衬底102，而是可以耦合至电路板，例如，pcb。
35.图1a的微电子组件100还可以包括底部填充材料127。在一些实施例中，底部填充材料127可以在管芯中的一者或多者与集成mci 190之间延伸。在一些实施例中，底部填充材料127可以在管芯114中的一者或多者与封装衬底102之间绕相关联的dtps互连150延伸。在一些实施例中，底部填充材料127可以在管芯114中的不同管芯之间绕相关联的dtd互连130延伸。底部填充材料127可以是绝缘材料，例如，适当的环氧树脂材料。在一些实施例中，
底部填充材料127可以包括毛细底部填充物、非导电膜(ncf)或者模制底部填充物。在一些实施例中，底部填充材料127可以包括在形成dtps互连150时有助于将管芯114-2焊接至封装衬底102，并且之后聚合并包封dtps互连150的环氧树脂助焊剂。可以将底部填充材料127选择为具有可以使由微电子组件100中的不均匀热膨胀引起的管芯114与封装衬底102之间的应力得以缓解或最小化的热膨胀系数(cte)。在一些实施例中，底部填充材料127的cte所具有的值可以介于封装衬底102的cte(例如，封装衬底102的电介质材料的cte)与管芯114的cte中间。
36.本文公开的dtps互连150可以采取任何适当形式。在一些实施例中，一组dtps互连150可以包括焊料(例如，经受热回流以形成dtps互连150的焊料凸块或焊料球)。在一些实施例中，一组dtps互连150可以包括各向异性导电材料，例如各向异性导电膜或者各向异性导电膏。各向异性导电材料可以包括散布在非导电材料中的导电材料。
37.本文公开的dtd互连130可以采取任何适当形式。dtd互连130可以具有比微电子组件中的dtps互连150更精细的间距。在一些实施例中，位于一组dtd互连130的任一侧上的管芯114可以是未封装管芯，和/或dtd互连130可以包括通过焊料附接至导电接触部124的小的导电凸块(例如，铜凸块)。dtd互连130可能具有过于精细的间距，以致于无法直接耦合至封装衬底102(例如，太过精细而无法充当dtps互连150)。在一些实施例中，一组dtd互连130可以包括焊料。在一些实施例中，一组dtd互连130可以包括各向异性导电材料，例如，上文论述的材料中的任何材料。
38.在一些实施例中，dtd互连130可以被用作数据传输通道，而dtps互连150可以用于功率线和接地线及其他。在一些实施例中，微电子组件100中的dtd互连130中的一些或全部可以是金属到金属互连(例如，铜到铜互连或者镀覆的互连)。在这样的实施例中，位于dtd互连130的任一侧上的导电接触部122、124可以在无需使用居间焊料或者各向异性导电材料的情况下被接合到一起(例如，在升高的压力和/或温度下)。例如，本文公开的导电接触部中的任何导电接触部(例如，导电接触部122、124和/或146)可以包括接合焊盘、焊料凸块、导电柱或者任何其他适当导电接触部。在一些实施例中，微电子组件100中的dtd互连130中的一些或全部可以是焊料互连，其包括的焊料所具有的熔点高于dtps互连150中的一些或全部中包括的焊料的熔点。例如，当在形成dtps互连150之前形成微电子组件100中的dtd互连130时，基于焊料的dtd互连130可以使用较高温度的焊料(例如，具有超过200摄氏度的熔点)，而dtps互连150可以使用较低温度的焊料(例如，具有低于200摄氏度的熔点)。在一些实施例中，较高温度的焊料可以包括：锡；锡和金；或者锡、银和铜(例如，96.5％的锡、3％的银和0.5％的铜)。在一些实施例中，较低温度的焊料可以包括锡和铋(共晶锡铋)或者锡、银和铋。在一些实施例中，较低温度的焊料可以包括铟、铟和锡、或者镓。
39.在本文公开的微电子组件100中，dtps互连150中的一些或全部可以具有比dtd互连130中的一些或全部更大的间距。dtd互连130可以具有比dtps互连150更小的间距，因为与位于一组dtps互连150的任一侧上的管芯114和封装衬底102之间的材料相似性相比，在位于一组dtd互连130的任一侧上的不同管芯114中的材料相似性更大。具体而言，管芯114与封装衬底102的材料成分的差异可能导致管芯114和封装衬底102因操作期间产生的热量(以及在各种制造操作期间施加的热量)的原因而发生有差异的膨胀和收缩。为了缓解由这种有差异的膨胀和收缩导致的损害(例如，断裂、焊料桥接等)，可以将dtps互连150形成为
比dtd互连130更大并且相隔更远，而dtd互连130则可以因为在dtd互连的任一侧上的管芯114对的更高的材料相似性而经受更小的热应力。在一些实施例中，本文公开的dtps互连150可以具有处于80微米和300微米之间的间距，而本文公开的dtd互连130则可以具有处于7微米和100微米之间的间距。
40.多层管芯子组件104可以包括绝缘材料133(例如，形成在多个层中的电介质材料，如本领域已知的)，以形成多个层并且在层中嵌入一个或多个管芯。在一些实施例中，多层管芯子组件104的绝缘材料133可以是电介质材料，例如有机电介质材料、阻燃4级材料(fr-4)、双马来酰亚胺三嗪(bt)树脂、聚酰亚胺材料、玻璃强化环氧树脂基质材料或者低k或超低k电介质(例如，掺碳电介质、掺氟电介质、多孔电介质和有机聚合物电介质)。在一些实施例中，多层管芯子组件104的绝缘材料133可以是模制材料，例如，具有无机硅胶颗粒的有机聚合物。多层管芯子组件104可以包括穿过电介质材料的一个或多个ml互连(例如，包括导电过孔和/或导电柱，如图所示)。多层管芯子组件104可以具有任何适当的尺寸。例如，在一些实施例中，多层管芯子组件104的厚度可以处于100μm和2000μm之间。在一些实施例中，多层管芯子组件104可以是复合管芯，例如，堆叠管芯。多层管芯子组件104可以具有任何适当数量的层、任何适当数量的管芯以及任何适当的管芯布置。例如，在一些实施例中，多层管芯子组件104可以具有3层到20层之间的管芯。在一些实施例中，多层管芯子组件104可以包括具有2到10个管芯之间的层。
41.封装衬底102可以包括绝缘材料(例如，形成在多个层中的电介质材料，如本领域已知的)以及穿过该绝缘材料对功率、接地和信号进行路由的一条或多条导电通路(例如，包括导电迹线和/或导电过孔，如图所示)。在一些实施例中，封装衬底102的绝缘材料可以是电介质材料，例如有机电介质材料、阻燃4级材料(fr-4)、bt树脂、聚酰亚胺材料、玻璃强化环氧树脂基质材料、具有无机填充物的有机电介质或者低k或超低k电介质(例如，掺碳电介质、掺氟电介质、多孔电介质和有机聚合物电介质)。具体而言，在使用标准pcb工艺形成封装衬底102时，封装衬底102可以包括fr-4，并且可以通过由fr-4的堆积层分开的图案化的铜薄片来形成封装衬底102中的导电通路。封装衬底102中的导电通路可以与衬层材料(例如粘合衬层和/或阻挡衬层)毗邻，视情况而定。
42.本文公开的管芯114可以包括绝缘材料(例如，形成在多个层中的电介质材料，如本领域已知的)以及穿过绝缘材料形成的多条导电通路。在一些实施例中，管芯114的绝缘材料可以包括电介质材料，例如二氧化硅、氮化硅、氮氧化物、聚酰亚胺材料、玻璃强化环氧树脂基质材料或者低k或超低k电介质(例如，掺碳电介质、掺氟电介质、多孔电介质、有机聚合物电介质、可光学成像电介质和/或基于苯并环丁烯的聚合物)。在一些实施例中，管芯114的绝缘材料可以包括诸如硅、锗或iii-v族材料(例如，氮化镓)的半导体材料以及一种或多种附加的材料。例如，绝缘材料可以包括氧化硅或氮化硅。管芯114中的导电通路可以包括导电迹线和/或导电过孔，并可以通过任何适当方式连接管芯114中的任何的导电接触部(例如，连接位于管芯114的同一表面或不同表面上的多个导电接触部)。下文将参考图7讨论可以包括在本文公开的管芯114中的示例性结构。管芯114中的导电通路可以与衬层材料(例如粘合衬层和/或阻挡衬层)毗邻，视情况而定。
43.在一些实施例中，管芯114可以包括用以对通往/来自微电子组件100中包括的其他管芯114的功率、接地和/或信号进行路由的导电通路。例如，管芯114-2可以包括通过阻
挡氧化物与周围硅或其他半导体材料隔离的tsv(包括导电材料过孔，例如金属过孔)或者可以包括其他导电通路，可以通过所述其他导电通路在封装衬底102与位于管芯114-2的“顶上”的一个或多个管芯114(例如，在图1a的实施例中为管芯114-3和/或114-5)之间传送功率、接地和/或信号。在一些实施例中，管芯114-2可以不将功率和/或接地路由至管芯114-3和114-5；相反，管芯114-3、114-5可以通过ml互连152直接耦合至封装衬底102中的功率线和/或接地线。通过允许管芯114-3和114-5经由ml互连152直接耦合至封装衬底102中的功率线和/或接地线，不必穿过管芯114-2对此类功率线和/或接地线进行路由，从而允许将管芯114-2做得更小或者使之包括更多的有源电路设备或信号通路。在一些实施例中，管芯114-2可以只包括导电通路，并且可以不包含有源或无源电路设备。在其他实施例中，管芯114-2可以包括有源或无源电路设备(例如，晶体管、二极管、电阻器、电感器和电容器以及其他)。在一些实施例中，管芯114-2可以包括一个或多个包括晶体管的装置层(如下文参考图7所论述的)。在管芯114-2包括有源电路设备时，功率和/或接地信号可以被穿过封装衬底102并且通过管芯114-2的底表面上的导电接触部122路由至管芯114-2。在一些实施例中，第一层104-1中的管芯114-2(本文又称为“基础管芯”、“内插器管芯”或“桥管芯”)可以比第二层104-2中的管芯114-3、114-5更厚。微电子组件100的管芯114-2可以是单面管芯(从管芯114-2仅在单个表面上具有导电接触部的意义上来讲)或者如图所示可以是双面管芯(从管芯114-2在两个表面(例如，顶表面和底表面)上具有导电接触部122、124的意义上来讲)，并且可以是混合间距管芯(从管芯114-2所具有的导电接触部122、124的组具有不同间距的意义上来讲)。
44.微电子组件100的元件可以具有任何适当尺寸。只有附图的子集被标记有表示尺寸的附图标记，但这仅仅是为了例示的清楚起见，并且本文所公开的微电子组件100中的任何微电子组件可以包括具有本文论述的尺寸的部件。在一些实施例中，封装衬底102的厚度164(例如，高度或z高度)可以处于0.1毫米和3毫米之间(例如，处于0.3毫米和2毫米之间，处于0.25毫米和0.8毫米之间，或者约为1毫米)。
45.图1a的微电子组件100的很多元件被包括在附图中的其他图中；在论述这些图时将不再重复对这些元件的论述，并且这些元件中的任何元件可以采取本文公开的形式中的任何形式。在一些实施例中，本文公开的微电子组件100中的各个微电子组件100可以充当其中包括多个具有不同功能的管芯114的系统级封装(sip)。在这样的实施例中，微电子组件100可以被称为sip。
46.图2a是根据各种实施例的另一示例性微电子组件的侧视截面图。在本文公开的微电子组件100中，多层管芯子组件104可以包括重新分布层(rdl)148。例如，图2a示出了微电子组件100的实施例，其中，多层管芯子组件104具有位于第一层104-1下方的rdl 148。微电子组件100可以包括mci 190。mci 190可以包括两个端子(例如，第一导电柱192-1和第二导电柱192-2)，其中，第一导电柱和第二导电柱两者都被磁性材料194围绕，如上文参考图1所述。mci 190的第一和第二导电柱192可以经由rdl 148中的导电通路196而被电耦合。
47.尽管图2a示出了包括单个mci 190和三个管芯114的微电子组件100的特定布置，但是微电子组件100可以包括任何数量和布置的mci 190以及任何数量和布置的管芯114。例如，微电子组件100可以包括两个或更多mci。在一些实施例中，微电子组件100可以包括三个或更多mci。在一些实施例中，微电子组件可以包括一百个或更多mci。如图2a中所示，
mci 190是二端子mci，其包括被磁性材料围绕并且经由导电通路被耦合的第一导电柱和第二导电柱。在一些实施例中，两个或更多mci可以通过导电通路而被电耦合。
48.图2b是根据各种实施例的图2a的微电子组件中的集成mci的顶视示意图。图2b是mci 190的顶视示意图，其示出了被磁性材料194围绕并且通过rdl 148中的导电通路196(其由虚线所描绘)而被电耦合的第一导电柱192-1和第二导电柱192-2，所述导电通路位于导电柱的底表面处(例如，第一表面170-1处)。
49.图2c是根据各种实施例的图2a的微电子组件中的集成mci的顶视示意图。图2c是mci 190的顶视图，其示出了第一导电柱192-1和第二导电柱192-2，所述导电柱192-1、192-2沿其直径(例如，截面)部分地被磁性材料194围绕。
50.图3是根据各种实施例的另一示例性微电子组件的侧视截面图。在本文公开的微电子组件100中，多层管芯子组件104可以包括位于第一层104-1与第二层104-2之间的rdl 148。微电子组件100可以包括mci 190c、190d。mci 190c可以包括三个端子(例如，第一导电柱192-1、第二导电柱192-2和第三导电柱192-3)，其中，第一导电柱和第二导电柱被磁性材料194围绕，如上文参考图1所述。mci 190c的第一导电柱192-1和第二导电柱192-2可以经由rdl 148中的导电通路196-1而被电耦合，并且第二导电柱192-2和第三导电柱192-3可以经由位于mci 190c的第一表面170-1处的导电通路196-2而被电耦合。mci 190d可以包括被磁性材料194围绕的单个端子(例如，导电柱192-4)。尽管图2和图3示出了包括单个rdl 148的微电子组件100，但是微电子组件100可以包括任何数量和布置的rdl 148。
51.图4是示出了根据各种实施例的示例性集成mci 190的顶视示意图。如图4中所示，集成mci190包括四个导电柱192-1、192-2、192-3、192-4，并且每个个体导电柱被磁性材料194围绕。第一导电柱192-1经由导电通路196-1电耦合至第二导电柱192-2，并且第三导电柱192-3经由导电通路196-3电耦合至第四导电柱192-4，导电通路196-1和196-3位于导电柱的底端(例如，图1的第一表面170-1)处，如虚线所描绘的，并且第二导电柱192-2经由导电通路196-2电耦合至第三导电柱192-3，导电通路196-2位于导电柱的顶端(例如，图1的第二表面170-2)处，如实线所描绘的。在一些实施例中，第二导电柱192-2可以经由多层管芯子组件104中的位于导电柱的顶表面(例如，图3的rdl 148)处的导电通路而电耦合至第三导电柱192-3。在一些实施例中，底部导电通路196-1、196-3位于rdl(例如，图2的rdl 148)中。在一些实施例中，底部导电通路196-1、196-3位于封装衬底(例如，图1的封装衬底102)中。尽管图4示出了所有的四个导电柱192都被磁性材料194围绕，但是任何数量(包括一个或多个)的导电柱可以被磁性材料围绕。
52.图5a-5g是根据各种实施例的用于制造示例性微电子组件的示例性工艺中的各种阶段的侧视截面图。可以使用任何适当技术制造本文公开的微电子组件。例如，图5a-5g是根据各种实施例的用于制造图1的微电子组件100的示例性工艺中的各种阶段的侧视截面图。尽管下文参考图5a-5g论述的操作是按照特定顺序示出的，但是这些操作可以是按照任何适当顺序执行的。此外，尽管图5a-5g中示出了特定组件，但是下文参考图5a-5g论述的操作可以用于形成任何适当组件。在图5a-5g的实施例中，首先将mci 190a、190b组装到复合管芯104中，并且然后可以将复合管芯104耦合至封装衬底102。这一方案可以允许实现更严格的容差，并且对于集成多个mci 190、对于相对较小的管芯114并且对于具有三个或更多层的复合管芯而言可能是尤其合乎需要的。
53.图5a示出了在载体502的顶表面上形成导电柱534(例如，图1的导电柱192)，放置管芯114-2并且在管芯114-2和导电柱534周围提供绝缘材料533之后的组件500a。载体502可以包括任何适当的用于在制造操作期间提供机械稳定性的材料，例如玻璃。导电柱534可以采取本文公开的实施例中的任何实施例的形式，并且可以是使用任何适当技术形成的，所述技术例如是光刻工艺或者诸如冷喷涂或三维打印的加成工艺。例如，可以通过在载体502的顶表面上沉积光致抗蚀剂层，并且进行曝光和显影，来形成导电柱534。可以对光致抗蚀剂层进行图案化，以形成具有导电柱的形状的腔穴。导电材料(例如铜)可以被沉积在经图案化的光致抗蚀剂层中的开口中，以形成导电柱534。导电材料可以是使用诸如电镀、溅射或者无电镀的任何适当工艺沉积的。光致抗蚀剂可以被去除，以暴露导电柱534。在另一个示例中，可以使用可光学成像的电介质来形成导电柱534。在一些实施例中，在沉积光致抗蚀剂材料和导电材料之前，可以在载体502的顶表面上形成晶种层(未示出)。晶种层可以是任何适当导电材料，包括铜。在去除光致抗蚀剂层之后，可以使用任何适当工艺(包括化学蚀刻及其他)去除该晶种层。在一些实施例中，可以省略晶种层。
54.导电柱可以具有任何适当尺寸并且可以跨越一个或多个层。例如，在一些实施例中，个体导电柱可以具有处于1:1和4:1之间(例如，1:1和3:1之间)的高宽比(高度:直径)。在一些实施例中，个体导电柱可以具有处于10微米和1000微米之间的直径(例如，截面)。例如，个体导电柱可以具有处于50微米和400微米之间的直径。在一些实施例中，个体导电柱可以具有处于50微米和500微米之间的高度(例如，z高度或厚度)。导电柱可以具有任何适当的截面形状，例如，方形、矩形、椭圆形及其他。
55.绝缘材料533可以是模制材料，例如具有无机硅胶颗粒的有机聚合物、环氧树脂材料或者硅和氮材料(例如，具有氮化硅的形式)。在一些实施例中，绝缘材料533是电介质材料。在一些实施例中，电介质材料可以包括有机电介质材料、阻燃4级材料(fr-4)、bt树脂、聚酰亚胺材料、玻璃强化环氧树脂基质材料或者低k或超低k电介质(例如，掺碳电介质、掺氟电介质、多孔电介质和有机聚合物电介质)。电介质材料可以是使用任何适当工艺形成的，所述工艺包括层压或者缝隙涂覆和固化。如果电介质层被形成为完全覆盖导电柱534和管芯114-2，那么可以使用包括研磨或蚀刻(例如湿法蚀刻、干法蚀刻(等离子体蚀刻))、湿法喷砂或激光烧蚀(例如，使用准分子激光器)在内的任何适当技术将电介质层去除，以暴露管芯114-2的顶表面处的导电接触部124以及导电柱534的顶表面。在一些实施例中，可以使绝缘材料533的厚度最小化，以减少所需的蚀刻时间。
56.图5b示出了在绝缘材料533中绕一个或多个导电柱534形成开口531之后的组件500b。所述开口可以是使用诸如激光钻孔或机械钻孔的任何适当技术形成的。激光钻孔技术一般形成具有圆锥形轮廓的开口，其中，所述开口朝钻孔侧较大。
57.图5c示出了在形成于绝缘材料533中的开口531中提供磁性材料594之后的组件500c。磁性材料594可以是使用任何适当技术沉积的，所述技术例如是模版印刷、无模版印刷、电镀或溅射。在一些实施例中，在沉积之后使该磁性材料固化。在一些实施例中，磁性材料594是高磁导率磁性膏。用于沉积磁性材料的技术可以取决于所使用的磁性材料的类型。在一些实施例中，可以使用相同磁性材料来围绕或者涂覆导电柱。在一些实施例中，可以使用不同磁性材料来围绕或涂覆导电柱，并且所使用的磁性材料可以取决于特定mci的预期特性。磁性材料594可以是如上文参考图1所述的任何适当磁性材料。
58.图5d示出了在对绝缘材料533和磁性材料594进行抛光和平面化以暴露管芯114-2的顶表面处的导电接触部124以及导电柱534的顶表面之后的组件500d。可以使用包括研磨、蚀刻(例如湿法蚀刻、干法蚀刻(例如，等离子体蚀刻))、湿法喷砂或激光烧蚀(例如，使用准分子激光器)在内的任何适当技术将绝缘材料533和磁性材料594去除，以暴露管芯114-2的顶表面处的导电接触部124以及导电柱534的顶表面。在一些实施例中，可以使绝缘材料533的厚度最小化，以减少所需的蚀刻时间。在一些实施例中，可以在形成开口531和/或沉积磁性材料594之前使绝缘材料533平面化。在这样的实施例中，作为单独的工艺来进行对磁性材料594的平面化。
59.图5e示出了在组件500d(图5d)的两个导电柱之间形成导电通路196c，形成导电互连130，放置并耦合管芯114-3、114-5，并且在管芯114-3、114-5周围提供绝缘材料533之后的组件500e。管芯114-3、114-5可以通过dtd互连130耦合至管芯114-2。管芯114-3、114-5可以分别耦合至mci 190a、190b的导电柱534，并且管芯114-3可以进一步耦合至导电柱534，以形成ml互连152，如图1中所示。管芯114-3、114-5可以是使用任何适当技术放置的，例如通过拾取和放置工具。在一些实施例中，绝缘材料533可以最初被沉积在管芯114-3、114-5的顶部上和之上，并且之后被往回抛光至管芯114-3、114-5的顶表面。导电通路196c可以是使用任何适当技术形成的，所述技术包括在组件500d的顶表面上形成rdl(未示出)。rdl可以是使用任何适当技术制造的，所述技术例如是pcb技术或者重新分布层技术。
60.图5f示出了在去除载体502并且形成导电通路196a以及用于耦合至封装衬底的导电接触部596之后的组件500f。导电通路196a和导电接触部596可以是使用任何适当技术形成的，所述技术包括在组件500e的底表面上形成rdl(未示出)。rdl可以是使用任何适当技术制造的，所述技术例如是pcb技术或者重新分布层技术。在一些实施例中，可以在形成导电柱534之前将导电通路196a和导电接触部596形成在玻璃载体502上。
61.图5g示出了在耦合至封装衬底102之后的组件500g。如上文参考图1所述，mci 190b的导电柱可以经由封装衬底中的导电通路196b、196d而被耦合。如果一起制造了多个复合管芯，那么可以在去除载体502之后使各复合管芯单个化。可以在单个化之前或之后执行其他操作(例如，沉积模制材料，附接散热器，沉积阻焊剂层，附接用于耦合至封装衬底或者耦合至电路板的焊料球等)，视情况而定。在一些实施例中，管芯114-3和/或管芯114-5可以包括位于顶表面上的导电接触部，并且mci 190可以被嵌入在复合管芯内，使得可以反转或者“翻转”该组件并且将其经由管芯114-3和/或管芯114-5的顶表面上的互连而耦合至封装衬底或电路板。
62.尽管本文公开的微电子组件100示出了特定数量和布置的mci、管芯和互连，但是可以使用任何数量和布置的mci、管芯和互连，并且可以进一步包括一个或多个rdl和封装衬底部分。此外，尽管本文公开的微电子组件100示出了特定布置的mci，但是mci可以具有任何数量和布置的耦合的导电柱以及任何数量和布置的被围绕在磁性材料中的耦合的导电柱。
63.本文公开的微电子组件100可以用于任何适当应用。例如，在一些实施例中，微电子组件100可以用于为现场可编程门阵列(fpga)收发器和iii-v放大器提供超高密度且高带宽的互连。更一般地，本文公开的微电子组件100可以允许将不同种类的功能电路的“块”分布到所述管芯114中的不同管芯114中，而不是依照一些常规方案将所有电路都包括在单
个大管芯中。在一些这样的常规方案中，单个大管芯将包括所有这些不同电路，从而在这些电路之间实现高带宽低损耗通信，并且可以对这些电路中的一些或全部进行选择性地禁用，以调整大管芯的能力。然而，由于微电子组件100的ml互连152和/或dtd互连130可以允许在管芯114中的不同管芯114之间以及在管芯114中的不同管芯114与封装衬底102之间的高带宽低损耗通信，因而可以将不同电路分布到不同管芯114中，从而降低了制造的总成本，提高了成品率，并且通过允许容易地交换不同管芯114(例如，使用不同制作技术形成的管芯114)以实现不同功能而增大了设计灵活性。
64.在另一个示例中，微电子组件100中的包括有源电路设备的管芯114-2可以用于在其他管芯114之间(例如，在管芯114-3与管芯114-5之间)提供“有源”桥。在另一个示例中，微电子组件100中的管芯114-2可以是处理装置(例如，中央处理单元、图形处理单元、fpga、调制解调器、应用处理器等)，并且管芯114-3和/或管芯114-5可以包括高带宽存储器、收发器电路设备、和/或输入/输出电路设备(例如，双倍数据速率传输电路设备、高速外围部件互连电路设备等)。可以针对手头的应用来选择特定的高带宽存储器管芯、输入/输出电路设备管芯等。
65.在另一个示例中，微电子组件100中的管芯114-2可以是高速缓存存储器(例如，第三级高速缓存存储器)，并且一个或多个管芯114-3和/或114-5可以是共享管芯114-2的高速缓存存储器的处理装置(例如，中央处理单元、图形处理单元、fpga、调制解调器、应用处理器等)。
66.在另一个示例中，管芯114可以是单个硅衬底或者可以是复合管芯，例如，存储器堆叠体。
67.本文公开的微电子组件100可以被包括在任何适当的电子部件中。图6-9示出了可以包括本文公开的任何微电子组件100或者可以被包括在本文公开的任何微电子组件100中的设备的各种示例。
68.图6是晶圆1500和可以被包括在本文公开的任何微电子组件100中的管芯1502(例如，作为管芯114中的任何适当的管芯114)的顶视图。晶圆1500可以由半导体材料构成，并且可以包括形成于晶圆1500的表面上的具有ic结构的一个或多个管芯1502。管芯1502中的每者可以是包括任何适当ic的半导体产品的重复单元。在半导体产品的制作完成之后，晶圆1500可以经历单个化工艺，其中，使管芯1502相互分开，以提供半导体产品的分立“芯片”。管芯1502可以是本文公开的管芯114中的任何管芯。管芯1502可以包括一个或多个晶体管(例如，下文论述的图7的晶体管1640中的一些)、将电信号路由至晶体管的支持电路设备、无源部件(例如，信号迹线、晶体管、电容器或电感器)和/或任何其他ic部件。在一些实施例中，晶圆1500或者管芯1502可以包括存储器装置(例如，随机存取存储器(ram)装置，例如静态ram(sram)装置、磁性ram(mram)装置、电阻式ram(rram)装置、导电桥接ram(cbram)装置等)、逻辑装置(例如，and、or、nand或者nor门)或者任何其他适当电路元件。可以在单个管芯1502上结合这些装置中的多个装置。例如，由多个存储器装置形成的存储器阵列可以与处理装置(例如，图9的处理装置1802)或者被配置为将信息存储到存储器装置中或执行存储在存储器阵列中的指令的其他逻辑单元形成在同一管芯1502上。在一些实施例中，管芯1502(例如，管芯114)可以是中央处理单元、射频芯片、功率转换器或者网络处理器。本文公开的微电子组件100中的各种微电子组件100可以是使用管芯到晶圆组装技术制造的，
其中，将一些管芯114附接至包括其他的管芯114的晶圆1500，并且随后对晶圆1500进行单个化。
69.图7是可以被包括在本文公开的微电子组件100中的任何微电子组件中(例如，可以包括在管芯114中的任何管芯中)的ic装置1600的截面侧视图。ic装置1600中的一者或多者可以被包括在一个或多个管芯1502(图6)中。ic装置1600可以形成在管芯衬底1602(例如，图6的晶圆1500)上，并且可以被包括在管芯(例如，图6的管芯1502)中。管芯衬底1602可以是由半导体材料系构成的半导体衬底，例如，所述半导体材料系包括n型或者p型材料系(或者两者的组合)。例如，管芯衬底1602可以包括使用体块硅或者绝缘体上硅(soi)子结构形成的晶体衬底。在一些实施例中，管芯衬底1602可以是使用替代材料(其可以与硅结合，也可以不与硅结合)形成的，所述材料包括但不限于锗、锑化铟、碲化铅、砷化铟、磷化铟、砷化镓或锑化镓。也可以使用被分类为ii-vi族、iii-v族或者iv族的其他材料来形成管芯衬底1602。尽管此处描述了可以形成管芯衬底1602的材料的几个示例，但是可以使用可以充当ic装置1600的基础的任何材料。管芯衬底1602可以是单个化管芯(例如，图6的管芯1502)或者晶圆(例如，图6的晶圆1500)的部分。
70.ic装置1600可以包括设置在管芯衬底1602上的一个或多个装置层1604。装置层1604可以包括形成于管芯衬底1602上的一个或多个晶体管1640(例如，金属氧化物半导体场效应晶体管(mosfet))的特征。例如，装置层1604可以包括一个或多个源极和/或漏极(s/d)区1620、控制晶体管1640中在s/d区1620之间的电流流动的栅极1622、以及向/从s/d区1620路由电信号的一个或多个s/d接触部1624。晶体管1640可以包括为了清楚起见未示出的附加的特征，例如，装置隔离区、栅极接触部等。晶体管1640不限于图7中描绘的类型和配置，并且可以包括很宽范围的各种各样的其他类型和配置，例如，平面晶体管、非平面晶体管或两者的组合。非平面晶体管可以包括诸如双栅极晶体管或三栅极晶体管的finfet晶体管以及诸如纳米带晶体管和纳米线晶体管的环绕栅或全环栅晶体管。
71.每个晶体管1640可以包括由至少两层(栅极电介质和栅电极)形成的栅极1622。栅极电介质可以包括一层或者层的堆叠体。一层或多层可以包括氧化硅、二氧化硅、碳化硅、和/或高k电介质材料。高k电介质材料可以包括诸如铪、硅、氧、钛、钽、镧、铝、锆、钡、锶、钇、铅、钪、铌和锌的元素。可以用于栅极电介质中的高k材料的示例包括但不限于氧化铪、氧化铪硅、氧化镧、氧化镧铝、氧化锆、氧化锆硅、氧化钽、氧化钛、氧化钛锶钡、氧化钛钡、氧化钛锶、氧化钇、氧化铝、氧化铅钪钽、以及铌锌酸铅。在一些实施例中，在使用高k材料时，可以对栅极电介质执行退火工艺，以提高其质量。
72.栅电极可以形成在栅极电介质上并且可以包括至少一种p型功函数金属或者n型功函数金属，取决于晶体管1640将是p型金属氧化物半导体(pmos)晶体管还是n型金属氧化物半导体(nmos)晶体管。在一些实施方式中，栅电极可以由两个或更多金属层的堆叠体构成，其中，一个或多个金属层是功函数金属层，并且至少一个金属层是填充金属层。可以出于其他目的而包括其他金属层，例如阻挡层。对于pmos晶体管而言，可以用于栅电极的金属包括但不限于钌、钯、铂、钴、镍、导电金属氧化物(例如，氧化钌)以及下文参考nmos晶体管论述的金属中的任何金属(例如，用于功函数调节)。对于nmos晶体管而言，可以用于栅电极的金属包括但不限于铪、锆、钛、钽、铝、这些金属的合金、这些金属的碳化物(例如，碳化铪、碳化锆、碳化钛、碳化钽和碳化铝)以及上文参考pmos晶体管论述的金属中的任何金属(例
如，用于功函数调节)。
73.在一些实施例中，在从晶体管1640的沿源极-沟道-漏极方向的截面图来看时，栅电极可以由u形结构构成，该结构包括基本上平行于管芯衬底1602的表面的底部部分以及基本上垂直于管芯衬底1602的顶表面的两个侧壁部分。在其他实施例中，形成栅电极的金属层中的至少一个可以简单地是基本上平行于管芯衬底1602的顶表面的平面层，并且不包括基本上垂直于管芯衬底1602的顶表面的侧壁部分。在其他实施例中，栅电极可以由u形结构与平面非u形结构的组合构成。例如，栅电极可以由形成在一个或多个平面非u形层顶上的一个或多个u形金属层构成。
74.在一些实施例中，一对侧壁间隔体可以形成在栅极堆叠体的相对侧上，以托夹该栅极堆叠体。侧壁间隔体可以由诸如氮化硅、氧化硅、碳化硅、掺碳氮化硅、以及氮氧化硅的材料形成。用于形成侧壁间隔体的工艺是本领域已知的，并且一般包括沉积和蚀刻工艺步骤。在一些实施例中，可以使用多个间隔体对，例如，可以在栅极堆叠体的相对侧上形成两对、三对或四对侧壁间隔体。
75.s/d区1620可以形成在管芯衬底1602内，与每个晶体管1640的栅极1622相邻。例如，s/d区1620可以使用注入/扩散工艺或者使用蚀刻/沉积工艺来形成。在前一种工艺中，可以将诸如硼、铝、锑、磷或砷的掺杂剂离子注入到管芯衬底1602中，以形成s/d区1620。离子注入工艺之后可以是退火工艺，其使掺杂剂活化，并使其向管芯衬底1602中扩散得更远。在后一种工艺中，可以首先对管芯衬底1602进行蚀刻，以在s/d区1620的位置处形成凹陷。之后，可以实施外延沉积工艺，以采用用于制作s/d区1620的材料来填充凹陷。在一些实施方式中，s/d区1620可以是使用诸如硅锗或者碳化硅的硅合金制作的。在一些实施例中，可以用诸如硼、砷或磷的掺杂剂对外延沉积的硅合金进行原位掺杂。在一些实施例中，可以使用一种或多种替代半导体材料(例如锗或者iii-v族材料或合金)来形成s/d区1620。在其他实施例中，可以使用一层或多层的金属和/或金属合金来形成s/d区1620。
76.可以通过设置在装置层1604上的一个或多个互连层(在图7中被示为互连层1606-1610)而向和/或从装置层1604的装置(例如，晶体管1640)路由电信号，例如，功率信号和/或输入/输出(i/o)信号。例如，装置层1604的导电特征(例如，栅极1622和s/d接触部1624)可以与互连层1606-1610的互连结构1628电耦合。一个或多个互连层1606-1610可以形成ic装置1600的金属化堆叠体(又称为“ild堆叠体”)1619。
77.互连结构1628可以布置在互连层1606-1610内，以根据宽范围的各种设计来路由电信号；具体而言，所述布置不限于图7中描绘的互连结构1628的特定配置。尽管图7中描绘了特定数量的互连层1606-1610，但是本公开的实施例包括具有比所描绘的更多或更少的互连层的ic装置。
78.在一些实施例中，互连结构1628可以包括利用诸如金属的导电材料填充的线1628a和/或过孔1628b。线1628a可以被布置为在基本上与管芯衬底1602的在其上形成装置层1604的表面平行的平面的方向上路由电信号。例如，线1628a可以在从图7的角度来看进出页面的方向上路由电信号。过孔1628b可以被布置为在基本上与管芯衬底1602的在其上形成装置层1604的表面垂直的平面的方向上路由电信号。在一些实施例中，过孔1628b可以将不同互连层1606-1610的线1628a电耦合到一起。
79.互连层1606-1610可以包括设置在互连结构1628之间的电介质材料1626，如图7所
示。在一些实施例中，在互连层1606-1610中的不同互连层中设置在互连结构1628之间的电介质材料1626可以具有不同成分；在其他实施例中，在不同互连层1606-1610之间，电介质材料1626的成分可以是相同的。
80.第一互连层1606(称为金属1或“m1”)可以直接形成在装置层1604上。在一些实施例中，第一互连层1606可以包括线1628a和/或过孔1628b，如图所示。第一互连层1606的线1628a可以与装置层1604的接触部(例如，s/d接触部1624)耦合。
81.第二互连层1608(称为金属2或“m2”)可以直接形成在第一互连层1606上。在一些实施例中，第二互连层1608可以包括过孔1628b，以将第二互连层1608的线1628a与第一互连层1606的线1628a耦合。尽管为了清楚起见在每一互连层内(例如，在第二互连层1608内)用线在结构上勾画出了线1628a和过孔1628b，但是在一些实施例中，线1628a和过孔1628b可以在结构和/或材料上是连续的(例如，在双金属镶嵌工艺期间被同时填充)。
82.可以根据结合第二互连层1608或第一互连层1606描述的类似技术和配置在第二互连层1608上相继形成第三互连层1610(称为金属3或“m3”)(以及附加的互连层，根据需要)。在一些实施例中，互连层在ic装置1600中的金属化堆叠体1619中的位置“越高”(即，离装置层1604越远)，则互连层可以越厚。
83.ic装置1600可以包括形成于互连层1606-1610上的阻焊剂材料1634(例如，聚酰亚胺或类似材料)和一个或多个导电接触部1636。在图7中，导电接触部1636被示为采取接合焊盘的形式。导电接触部1636可以与互连结构1628电耦合，并且被配置为将(多个)晶体管1640的电信号路由至其他外部装置。例如，可以在一个或多个导电接触部1636上形成焊料接合部，以将包括ic装置1600的芯片与另一部件(例如，电路板)机械和/或电耦合。ic装置1600可以包括附加的或者替代的结构，以路由来自互连层1606-1610的电信号；例如，导电接触部1636可以包括将电信号路由至外部部件的其他类似特征(例如，柱)。导电接触部1636可以充当导电接触部122或124，视情况而定。
84.在ic装置1600是双面管芯(例如，类似于管芯114-1)的一些实施例中，ic装置1600可以包括位于(多个)装置层1604的相对侧上的另一金属化堆叠体(未示出)。该金属化堆叠体可以包括如上文参考互连层1606-1610所论述的多个互连层，以在(多个)装置层1604与位于ic装置1600的与导电接触部1636相对的一侧上的附加的导电接触部(未示出)之间提供导电通路(例如，包括导电线和过孔)。这些附加的导电接触部可以充当导电接触部122或124，视情况而定。
85.在ic装置1600是双面管芯(例如，类似于管芯114-1)的其他实施例中，ic装置1600可以包括穿过管芯衬底1602的一个或多个tsv；这些tsv可以与(多个)装置层1604发生接触，并且可以在(多个)装置层1604与位于ic装置1600的与导电接触部1636相对的一侧上的附加的导电接触部(未示出)之间提供导电通路。这些附加的导电接触部可以充当导电接触部122或124，视情况而定。
86.图8是可以包括本文公开的任何微电子组件100中的任何微电子组件的ic装置组件1700的截面侧视图。在一些实施例中，ic装置组件1700可以是微电子组件100。ic装置组件1700包括设置在电路板1702(例如，其可以是母板)上的许多部件。ic装置组件1700包括设置在电路板1702的第一面1740以及电路板1702的相对的第二面1742上的部件；一般而言，部件可以设置在面1740和1742之一或两者上。下文参考ic装置组件1700论述的ic封装
中的任何ic封装都可以采取本文公开的微电子组件100的实施例中的任何适当实施例的形式。
87.在一些实施例中，电路板1702可以是pcb，其包括通过电介质材料层相互分开并且通过导电过孔而互连的多个金属层。所述金属层中的任何一者或多者可以是按照预期电路图案形成的，从而(任选地协同其他金属层)在耦合至电路板1702的部件之间路由电信号。在其他实施例中，电路板1702可以是非pcb衬底。在一些实施例中，电路板1702可以是(例如)电路板。
88.图8中示出的ic装置组件1700包括通过耦合部件1716耦合到电路板1702的第一面1740的内插器上封装结构1736。耦合部件1716可以将内插器上封装结构1736电和机械耦合至电路板1702，并且可以包括焊料球(如图8中所示)、插座的公母部分、粘合剂、底部填充材料、和/或任何其他适当的电和/或机械耦合结构。
89.内插器上封装结构1736可以包括通过耦合部件1718耦合到内插器1704的ic封装1720。耦合部件1718可以针对应用采取任何适当形式，例如上文参考耦合部件1716论述的形式。尽管图8示出了单个ic封装1720，但是可以将多个ic封装耦合至内插器1704；实际上，可以将附加的内插器耦合至内插器1704。内插器1704可以提供用于桥接电路板1702和ic封装1720的居间衬底。ic封装1720可以是或者可以包括(例如)管芯(图6的管芯1502)、ic装置(例如，图7的ic装置1600)或者任何其他适当部件。一般而言，内插器1704可以将连接扩展至更宽的间距或者将连接重新路由至不同连接。例如，内插器1704可以将ic封装1720(例如，管芯)耦合至耦合部件1716的一组球栅阵列(bga)导电接触部，以便耦合至电路板1702。在图8所示的实施例中，ic封装1720和电路板1702附接至内插器1704的相对侧；在其他实施例中，ic封装1720和电路板1702可以附接至内插器1704的同一侧。在一些实施例中，三个或更多部件可以通过内插器1704而被互连。
90.在一些实施例中，内插器1704可以被形成为pcb，该pcb包括通过电介质材料层相互分开并且通过导电过孔而被互连的多个金属层。在一些实施例中，内插器1704可以由环氧树脂、玻璃纤维强化环氧树脂、具有无机填充物的环氧树脂、陶瓷材料或者诸如聚酰亚胺的聚合物材料形成。在一些实施例中，内插器1704可以由交替的刚性或柔性材料形成，所述材料可以包括与上文描述的用在半导体衬底中的材料相同的材料，例如硅、锗以及其他iii-v族和iv族材料。内插器1704可以包括金属互连1708和过孔1710，过孔1708包括但不限于tsv 1706。内插器1704可以进一步包括嵌入装置1714，所述嵌入装置包括无源装置和有源装置两者。这样的装置可以包括但不限于电容器、去耦电容器、电阻器、电感器、熔丝、二极管、变压器、传感器、静电放电(esd)装置和存储器装置。也可以在内插器1704上形成诸如射频装置、功率放大器、功率管理装置、天线、阵列、传感器和微机械系统(mems)装置的更为复杂的装置。内插器上封装结构1736可以采取本领域已知的内插器上封装结构中的任何内插器上封装结构的形式。
91.ic装置组件1700可以括通过耦合部件1722耦合至电路板1702的第一面1740的ic封装1724。耦合部件1722可以采取上文参考耦合部件1716论述的实施例中的任何实施例的形式，并且ic封装1724可以采取上文参考ic封装1720论述的实施例中的任何实施例的形式。
92.图8中所示出的ic装置组件1700包括通过耦合部件1728耦合至电路板1702的第二
面1742的层叠封装结构1734。层叠封装结构1734可以包括ic封装1726和ic封装1732，它们通过耦合部件1730耦合到一起，使得ic封装1726设置在电路板1702与ic封装1732之间。耦合部件1728和1730可以采取上文论述的耦合部件1716的实施例中的任何实施例的形式，并且ic封装1726和1732可以采取上文论述的ic封装1720的实施例中的任何实施例的形式。层叠封装结构1734可以是根据本领域已知的层叠封装结构中的任何层叠封装结构而配置的。
93.图9是可以包括本文公开的微电子组件100中的一者或多者的示例性电装置1800的框图。例如，电装置1800的部件中的任何适当部件可以包括本文公开的ic装置组件1700、ic装置1600或者管芯1502中的一者或多者，并且可以被布置在本文公开的微电子组件100中的任何微电子组件中。在图9中将一定数量的部件示为包括在电装置1800中，但是这些部件中的任何一者或多者可以被省略或者加倍，具体视应用的情况而定。在一些实施例中，可以将被包括在电装置1800中的部件中的一些或全部附接至一个或多个母板。在一些实施例中，这些部件中的一些或全部被制作到单个片上系统(soc)管芯上。
94.此外，在各种实施例中，电装置1800可以不包括图9中所示的部件中的一者或多者，但是电装置1800可以包括用于耦合至一个或多个部件的接口电路设备。例如，电装置1800可以不包括显示装置1806，但是可以包括可以与显示装置1806耦合的显示装置接口电路设备(例如，连接器和驱动器电路设备)。在另一组示例中，电装置1800可以不包括音频输入装置1824或音频输出装置1808，但是可以包括可以与音频输入装置1824或音频输出装置1808耦合的音频输入或输出装置接口电路设备(例如，连接器和支持电路设备)。
95.电装置1800可以包括处理装置1802(例如，一个或多个处理装置)。如本文所用，术语“处理装置”或“处理器”可以指处理来自寄存器和/或存储器的电子数据以将所述电子数据变换成可以存储于寄存器和/或存储器中的其他电子数据的任何装置或装置的部分。处理装置1802可以包括一个或多个数字信号处理器(dsp)、专用ic(asic)、中央处理单元(cpu)、图形处理单元(gpu)、密码处理器(执行硬件内的密码算法的专用处理器)、服务器处理器或者任何其他适当处理装置。电装置1800可以包括存储器1804，存储器1804本身可以包括一个或多个存储器装置，例如，易失性存储器(例如，动态ram(dram))、非易失性存储器(例如，只读存储器(rom))、闪速存储器、固态存储器和/或硬盘驱动器。在一些实施例中，存储器1804可以包括与处理装置1802共享管芯的存储器。这一存储器可以被用作高速缓存存储器，并且可以包括嵌入式动态ram(edram)或者自旋转移矩磁性ram(stt-mram)。
96.在一些实施例中，电装置1800可以包括通信芯片1812(例如，一个或多个通信芯片)。例如，通信芯片1812可以被配置为用于管理用于向和从电装置1800传输数据的无线通信。术语“无线”及其派生词可以用于描述可以通过非固态介质通过使用经调制的电磁辐射来传递数据的电路、装置、系统、方法、技术、通信信道等。该术语并不暗示相关联的装置不包含任何导线，尽管在一些实施例中它们可能不包含。
97.通信芯片1812可以实施很多种无线标准或协议中的任何标准或协议，包括但不限于电气和电子工程师协会(ieee)标准(包括wifi(ieee 802.11系列)、ieee 802.16标准(例如，ieee 802.16-2005修正案))、长期演进(lte)计划连同任何修正案、更新和/或修订(例如，高级lte计划、超移动宽带(umb)计划(又称为“3gpp2”)等)。ieee 802.16兼容型宽带无线接入(bwa)网络一般被称为wimax网络，wimax是表示全球微波接入互操作性的首字母缩略词，其为通过了ieee802.16标准的一致性和互操作性测试的产品的认证标志。通信芯片
1812可以根据全球移动通信系统(gsm)、通用分组无线电业务(gprs)、通用移动电信系统(umts)、高速分组接入(hspa)、演进hspa(e-hspa)或lte网络而进行操作。通信芯片1812可以根据用于gsm演进的增强数据(edge)、gsm edge无线电接入网(geran)、通用陆地无线电接入网(utran)或演进utran(e-utran)而进行操作。通信芯片1812可以根据码分多址(cdma)、时分多址(tdma)、数字增强无绳电信(dect)、演进数据优化(ev-do)、它们的衍生产物以及任何其他被指定为3g、4g、5g及更高代的无线协议而进行操作。在其他实施例中，通信芯片1812可以根据其他无线协议进行操作。电装置1800可以包括天线1822，以便于无线通信和/或接收其他无线通信(例如am或fm无线电传输)。
98.在一些实施例中，通信芯片1812可以管理有线通信，例如电学、光学或任何其他适当通信协议(例如，以太网)。如上所述，通信芯片1812可以包括多个通信芯片。例如，第一通信芯片1812可以专用于诸如wi-fi或蓝牙的较短距离无线通信，并且第二通信芯片1812可以专用于诸如全球定位系统(gps)、edge、gprs、cdma、wimax、lte、ev-do或其他的较长距离无线通信。在一些实施例中，第一通信芯片1812可以专用于无线通信，并且第二通信芯片1812可以专用于有线通信。
99.电装置1800可以包括电池/电源电路设备1814。电池/电源电路设备1814可以包括一个或多个能量储存装置(例如，电池或电容器)和/或用于将电装置1800的部件耦合至与电装置1800分开的能量源(例如，ac线路电源)的电路设备。
100.电装置1800可以包括显示装置1806(或者对应接口电路设备，如上文所讨论的)。显示装置1806可以包括任何视觉指示器，例如平视显示器、计算机监视器、投影仪、触摸屏显示器、液晶显示器(lcd)、发光二极管显示器或者平板显示器。
101.电装置1800可以包括音频输出装置1808(或者对应接口电路设备，如上文所讨论的)。音频输出装置1808可以包括生成可听指示的任何装置，例如扬声器、耳机或耳塞。
102.电装置1800可以包括音频输入装置1824(或者对应接口电路设备，如上文所讨论的)。音频输入装置1824可以包括生成表示声音的信号的任何装置，例如麦克风、麦克风阵列或者数字仪器(例如，具有乐器数字接口(midi)输出的仪器)。
103.电装置1800可以包括gps装置1818(或者对应接口电路设备，如上文所讨论的)。gps装置1818可以与基于卫星的系统通信，并且可以接收电装置1800的位置，这是本领域已知的。
104.电装置1800可以包括其他输出装置1810(或者对应接口电路设备，如上文所讨论的)。其他输出装置1810的示例可以包括音频编解码器、视频编解码器、打印机、用于向其他装置提供信息的有线或无线发送器或者附加的存储装置。
105.电装置1800可以包括其他输入装置1820(或者对应接口电路设备，如上文所讨论的)。其他输入装置1820的示例可以包括加速度计、陀螺仪、罗盘、图像俘获装置、键盘、诸如鼠标、触笔、触控板的光标控制装置、条形码读取器、快速响应(qr)码读取器、任何传感器或者射频识别(rfid)读取器。
106.电装置1800可以具有任何预期的外形因子，例如计算装置或者手提式、便携或移动计算装置(例如，蜂窝电话、智能电话、移动因特网装置、音乐播放器、平板计算机、膝上型计算机、笔记本计算机、超级本计算机、个人数字助理(pda)、超级移动个人计算机等)、台式电装置、服务器或其他联网计算部件、打印机、扫描仪、监视器、机顶盒、娱乐控制单元、车辆
控制单元、数字照相机、数字视频录像机或者可穿戴计算装置。在一些实施例中，电装置1800可以是任何其他处理数据的电子装置。
107.下面的段落提供了本文公开的实施例的各种示例。
108.示例1是一种微电子组件，包括：位于第一电介质层中的具有第一表面和相对的第二表面的第一管芯；位于所述第一电介质层中的具有第一表面和相对的第二表面的磁芯电感器，其中，磁芯电感器包括：第一导电柱，其具有位于该磁芯电感器的第一表面处的第一端和位于该磁芯电感器的第二表面处的相对的第二端，第一导电柱至少部分地被磁性材料围绕，所述磁性材料从第二端至少部分地沿第一导电柱的厚度延伸并且朝第一端逐渐变窄；以及耦合至第一导电柱的第二导电柱，第二导电柱具有位于该磁芯电感器的第一表面处的第一端和位于该磁芯电感器的第二表面处的相对的第二端；以及位于第二电介质层中的具有第一表面和相对的第二表面的第二管芯，其中，第二电介质层位于第一电介质层上，并且其中，第二管芯的第一表面耦合至该磁芯电感器的第二表面。
109.示例2可以包括示例1的主题，并且可以进一步指定：该磁芯电感器的第二导电柱至少部分地被从第二端至少部分地沿第二导电柱的厚度延伸并且朝第一端逐渐变窄的磁性材料围绕。
110.示例3可以包括示例1和示例2的主题，并且可以进一步指定：第二导电柱经由位于该磁芯电感器的第一表面处的导电通路耦合至第一导电柱。
111.示例4可以包括示例1的主题，并且可以进一步指定：该磁芯电感器的第一表面耦合至封装衬底。
112.示例5可以包括示例4的主题，并且可以进一步指定：第二导电柱经由该封装衬底中的导电通路耦合至第一导电柱。
113.示例6可以包括示例1的主题，并且可以进一步指定：第二管芯的第一表面进一步耦合至第一管芯的第二表面。
114.示例7可以包括示例1的主题，并且可以进一步指定：所述磁性材料是以下中的一者或多者：铁、镍、钴、铁氧体、heusler合金、坡莫合金、mu金属、钴锆钽合金以及具有磁性颗粒或碎屑的电介质。
115.示例8是一种微电子组件，包括：位于第一电介质层中的具有第一表面和相对的第二表面的磁芯电感器，其中，该磁芯电感器包括至少部分地被磁性材料包围的第一导电柱和耦合至第一导电柱的第二导电柱，所述磁性材料沿第一导电柱的高度逐渐变窄；以及位于第二电介质层中的具有第一表面和相对的第二表面的管芯，其中，第二电介质层位于第一电介质层上，并且其中，该管芯的第一表面耦合至该磁芯电感器的第二表面。
116.示例9可以包括示例8的主题，并且可以进一步指定：第二导电柱在该磁芯电感器的第一表面处耦合至第一导电柱。
117.示例10可以包括示例8和9的主题，并且可以进一步包括封装衬底，并且其中，该磁芯电感器的第一表面耦合至该封装衬底。
118.示例11可以包括示例10的主题，并且可以进一步指定：第二导电柱经由该封装衬底中的导电通路耦合至第一导电柱。
119.示例12可以包括示例8的主题，并且可以进一步指定：所述磁性材料包括以下中的一者或多者：铁、镍、钴、铁氧体、heusler合金、坡莫合金、mu金属、钴锆钽合金以及具有磁性
颗粒或碎屑的电介质。
120.示例13可以包括示例8的主题，并且可以进一步包括位于该磁芯电感器的第一表面处的重新分布层。
121.示例14可以包括示例8的主题，并且可以进一步包括位于该磁芯电感器的第二表面处的重新分布层。
122.示例15可以包括示例8的主题，并且可以进一步指定：第一导电柱的高度处于50微米和500微米之间。
123.示例16可以包括示例8的主题，并且可以进一步指定：第一导电柱包括铜。
124.示例17是一种制造微电子组件的方法，包括：在第一电介质层中绕第一导电柱形成开口，其中，第一电介质层包括第一管芯和多个导电柱，并且其中，该开口是圆锥形的；在该开口中沉积磁性材料；使磁性材料平面化，以暴露第一导电柱的顶表面；在第一导电柱的顶表面与第二管芯之间形成第一互连；以及在第一管芯和第二管芯之间形成第二互连。
125.示例18可以包括示例17的主题，并且可以进一步包括在所述第一导电柱与所述多个导电柱中的第二导电柱之间形成导电通路。
126.示例19可以包括示例18的主题，并且可以进一步包括将第一导电柱和第二导电柱耦合至封装衬底，其中，所述导电通路位于该封装衬底中。
127.示例20可以包括示例18的主题，并且可以进一步包括形成重新分布层，其中，所述导电通路位于该重新分布层中。
128.示例21可以包括示例17的主题，并且可以进一步包括将第二管芯嵌入在第二电介质层中。
129.示例22是一种计算装置，包括：具有第一表面和相对的第二表面的封装衬底；位于第一电介质层中的具有第一表面和相对的第二表面的第一管芯，并且其中，第一管芯的第一表面耦合至该封装衬底的第二表面；具有第一表面和相对的第二表面的电感器，其中，该电感器位于第一电介质层中，其中，该电感器包括导电柱，该导电柱至少部分地被沿该导电柱的高度逐渐变窄的磁性材料围绕；以及位于第二电介质层中的具有第一表面和相对的第二表面的第二管芯，其中，第二电介质层位于第一电介质层上，并且其中，第二管芯的第一表面耦合至电感器的第二表面和第一管芯的第二表面。
130.示例23可以包括示例22的主题，并且可以进一步指定：该导电柱是第一导电柱，并且其中，该电感器进一步包括在该电感器的第一表面处耦合至第一导电柱的第二导电柱。
131.示例24可以包括示例22的主题，并且可以进一步指定：该导电柱是第一导电柱，并且其中，该电感器进一步包括经由封装衬底中的导电通路耦合至第一导电柱的第二导电柱。
132.示例25可以包括示例22的主题，并且可以进一步指定：第一管芯或第二管芯是中央处理单元、射频芯片、功率转换器或网络处理器。