电路板、半导体装置及电路板的制造方法与流程

技术特征：
1.一种电路板，其特征在于，具有配线和覆盖所述配线的绝缘层，所述配线具有第一配线，所述第一配线形成为平面形状呈预设形状的识别标记，所述绝缘层具有平面形状呈异形的贯穿孔，所述贯穿孔以使所述第一配线的整个上表面露出的方式，沿该绝缘层的厚度方向贯穿所述绝缘层，所述贯穿孔包括：第一贯穿孔，其平面形状呈预设形状，以使所述第一配线的整个上表面露出的方式沿所述厚度方向贯穿所述绝缘层，以及第二贯穿孔，其沿所述厚度方向贯穿作为所述第一贯穿孔内壁面的一部分的所述绝缘层。2.根据权利要求1所述的电路板，其特征在于，所述第一贯穿孔及所述第一配线的平面形状为圆形，所述第一贯穿孔的口径大于所述第一配线的直径，所述第一配线以所述第一贯穿孔内的内壁面与所述第一配线的侧壁不接触的方式，配置于所述第一贯穿孔内。3.根据权利要求2所述的电路板，其特征在于，所述第二贯穿孔的平面形状为半圆形，所述第一贯穿孔的口径大于所述第二贯穿孔的口径。4.根据权利要求1所述的电路板，其特征在于，在基板上沿纵横方向配置有多个用于搭载半导体芯片的、平面形状为矩形的芯片安装区域，并且对于每个所述芯片安装区域，在该芯片安装区域的大致对角线上且该芯片安装区域的外侧的部位，以相对的方式配置有一侧所述第一贯穿孔与另一侧所述第一贯穿孔，在一侧所述第一贯穿孔的内壁面的第一位置形成有一侧所述第二贯穿孔，在另一侧所述第一贯穿孔的内壁面的与所述第一位置不同的第二位置形成有另一侧所述第二贯穿孔。5.根据权利要求2所述的电路板，其特征在于，在基板上沿纵横方向配置有多个用于搭载半导体芯片的、平面形状为矩形的芯片安装区域，并且对于每个所述芯片安装区域，在该芯片安装区域的大致对角线上且该芯片安装区域的外侧的部位，以相对的方式配置有一侧所述第一贯穿孔与另一侧所述第一贯穿孔，在一侧所述第一贯穿孔的内壁面的第一位置形成有一侧所述第二贯穿孔，在另一侧所述第一贯穿孔的内壁面的与所述第一位置不同的第二位置形成有另一侧所述第二贯穿孔。6.根据权利要求1至5中任意一项所述的电路板，其特征在于，所述配线包括第二配线，其至少一部分作为焊盘从所述绝缘层露出，所述第一配线与所述第二配线形成为相同的厚度。7.根据权利要求6所述的电路板，其特征在于，俯视时，所述第一配线与所述第二配线的形状以及尺寸相同。8.一种半导体装置，其特征在于，具有：配线；覆盖所述配线的绝缘层；以及半导体芯片，所述配线包括：
第一配线，其形成为平面形状呈预设形状的识别标记；以及第二配线，其作为供所述半导体芯片电气连接的焊盘，所述绝缘层具有平面形状呈异形的贯穿孔，所述贯穿孔以使所述第一配线的整个上表面露出的方式，沿该绝缘层的厚度方向贯穿所述绝缘层，所述贯穿孔包括：第一贯穿孔，其平面形状为预设形状，以使所述第一配线的整个上表面露出的方式沿所述厚度方向贯穿所述绝缘层；以及第二贯穿孔，其沿所述厚度方向贯穿作为所述第一贯穿孔内壁面的一部分的所述绝缘层。9.一种电路板的制造方法，该电路板具有从绝缘层露出的识别标记，所述制造方法的特征在于，包括：布线层形成工序，形成第一配线，所述第一配线形成为平面形状呈预设形状的所述识别标记；绝缘层形成工序，以覆盖所述第一配线的方式形成所述绝缘层；以及开口形成工序，在所述绝缘层上形成平面形状呈异形的贯穿孔，所述贯穿孔以使所述第一配线的整个上表面从所述绝缘层露出的方式沿所述绝缘层的厚度方向贯穿所述绝缘层，所述开口形成工序包括：第一贯穿孔形成工序，在所述绝缘层上形成平面形状呈预设形状的第一贯穿孔，所述第一贯穿孔以使所述第一配线的整个上表面露出的方式沿所述厚度方向贯穿所述绝缘层；以及第二贯穿孔形成工序，在所述绝缘层上形成第二贯穿孔，所述第二贯穿孔沿所述厚度方向贯穿作为所述第一贯穿孔内壁面的一部分的所述绝缘层，使用所述第一贯穿孔及所述第二贯穿孔来形成所述异形的所述贯穿孔。10.根据权利要求9所述的电路板的制造方法，其特征在于，在所述布线层形成工序中，形成与所述第一配线厚度相同的第二配线，在所述绝缘层形成工序中，以覆盖所述第一配线和所述第二配线的方式形成所述绝缘层，在所述开口形成工序中，通过沿所述厚度方向贯穿与所述第二配线相对的区域的所述绝缘层，使所述第二配线的至少一部分从所述绝缘层露出，从而形成焊盘。

技术总结
本发明提供一种能够提供识别性优越的识别标记的电路板等。电路板具有配线和覆盖所述配线的绝缘层。所述配线具有第一配线，其形成为平面形状呈预设形状的识别标记。所述绝缘层具有平面形状呈异形的贯穿孔，其以使所述第一配线的整个上表面露出的方式沿该绝缘层的厚度方向贯穿该绝缘层。所述贯穿孔包括：第一贯穿孔，其平面形状为预设形状，以使所述第一配线的整个上表面露出的方式沿所述厚度方向贯穿所述绝缘层；以及第二贯穿孔，其沿所述厚度方向贯穿作为所述第一贯穿孔内壁面的一部分的所述绝缘层。的所述绝缘层。的所述绝缘层。


技术研发人员：关岛信一朗
受保护的技术使用者：新光电气工业株式会社
技术研发日：2022.05.10
技术公布日：2022/11/15