半导体器件的制造方法及半导体器件与流程

1.本发明涉及半导体技术领域，尤其涉及一种半导体器件的制造方法及半导体器件。


背景技术：

2.在半导体制程中，为了降低层间寄生电容或者隔离干扰，往往会在半导体器件或线路层之间制造较厚的隔离层，然后在隔离层中设置金属线路连通隔离层两侧。例如，在设有射频集成电路、带有mim(金属绝缘体金属)电容器和/或mom(金属氧化物金属)电容器的模拟/混合信号集成电路的半导体器件中，具有较厚的顶层凹槽层(utv)和顶层金属层(utm)。
3.参照图1和图2，图1为半导体隔离层制程中一阶段的结构示意图；图2为半导体隔离层制程中一阶段的结构示意图。目前，对于较厚的隔离层的制程中将整个隔离层分为两部分进行。如图1所示，先在半导体器件上形成一较薄的隔离层，并在该隔离层中沉积金属线路；然后，如图2所示，在该较薄的隔离层上在形成较薄的隔离层，并沉积金属线路，两部分的金属线路连接。然后由于金属线路分为两次制程，其接触部分存在较大的接触电阻。并且两次隔离层制程基本相同，制程步骤多，效率较低。


技术实现要素：

4.本发明的主要目的在于提供一种半导体器件的制造方法及半导体器件，旨在解决现有技术中较厚的隔离层中金属线路中存在较大的接触电阻，以及隔离层制程效率低的技术问题。
5.为实现上述目的，本发明提供一种半导体器件的制造方法，包括：
6.提供一半导体衬底；
7.在半导体衬底上形成隔离层；
8.在隔离层中形成凹槽；
9.在凹槽内形成保护层；
10.对凹槽的槽壁部分和保护层进行蚀刻，形成通孔，通孔贯穿隔离层，通孔的上部分的孔径大于下部分的孔径；
11.在通孔内沉积金属材料，形成金属线路。
12.可选的，在隔离层中形成凹槽，包括：
13.对隔离层中的预设位置进行蚀刻，直至蚀刻深度达到预设深度，形成凹槽，预设深度高于隔离层的底面。
14.可选的，在半导体衬底上形成隔离层，包括：
15.在半导体衬底上依次沉积氮化硅薄膜、氧化薄膜和氮氧化硅薄膜，形成隔离层。
16.可选的，预设深度为氮化硅薄膜的顶面。
17.可选的，对凹槽的槽壁部分和保护层进行蚀刻，形成通孔，包括：
18.对凹槽周围的氮氧化硅薄膜和氧化薄膜进行蚀刻，并同时对凹槽内的保护层和保护层下方的氮化硅薄膜进行蚀刻，形成通孔，其中，凹槽内的刻蚀速度大于凹槽周围的刻蚀速度。
19.可选的，凹槽的纵横比大于5。
20.可选的，在通孔内沉积金属材料，形成金属线路，包括：
21.通过物理气相沉积工艺在通孔内和隔离层上沉积金属材料，形成金属层；
22.去除金属层高于隔离层的部分，并保留通孔内的金属层部分，形成金属线路。
23.可选的，隔离层包括从下至上依次重叠的氮化硅薄膜、氧化薄膜和氮氧化硅薄膜；
24.去除金属层高于隔离层的部分，包括：
25.去除隔离层中的氮氧化硅薄膜及氮氧化硅薄膜以上的部分。
26.可选的，在凹槽内形成保护层，包括：
27.在凹槽内及隔离层上沉积抗反射材料，形成抗反射层；
28.对抗反射层进行蚀刻，使蚀刻后的抗反射层的顶面低于隔离层的顶面，形成保护层。
29.此外，为实现上述目的，本发明还提出一种半导体器件，半导体器件利用如上述的制造方法制得。
30.本发明中，通过提供一半导体衬底；在半导体衬底上形成隔离层；在隔离层中形成凹槽；然后在凹槽内形成保护层；再对凹槽的槽壁部分和保护层进行蚀刻，形成通孔，通孔贯穿隔离层，通孔的上部分的孔径大于下部分的孔径；在通孔内沉积金属材料，形成金属线路；从而提高了较厚的隔离层的制程效率，同时由于隔离层内的金属线路为一次成型形成大马士革结构，避免了金属线路采用两次沉积而导致的较大的接触电阻。
附图说明
31.图1为半导体隔离层制程中一阶段的结构示意图；
32.图2为半导体隔离层制程中一阶段的结构示意图；
33.图3为本发明半导体器件的制造方法第一实施例的流程示意图；
34.图4为本发明半导体衬底一实施方式的结构示意图；
35.图5为本发明半导体器件制程中一阶段的结构示意图；
36.图6为本发明半导体器件制程中另一阶段的结构示意图；
37.图7为本发明半导体器件制程中又一阶段的结构示意图；
38.图8为本发明半导体器件制程中又一阶段的结构示意图；
39.图9为本发明半导体器件制程中又一阶段的结构示意图；
40.图10为本发明半导体器件的制造方法第二实施例的流程示意图；
41.图11为本发明半导体器件制程中又一阶段的结构示意图；
42.图12为本发明半导体器件制程中又一阶段的结构示意图；
43.图13为本发明半导体器件制程中又一阶段的结构示意图。
44.附图标号说明：
45.标号名称标号名称10走线层33氮氧化硅薄膜
20半导体元件40凹槽30隔离层50抗反射层31氮化硅薄膜60保护层32氧化薄膜70金属线路
46.本发明目的实现、功能特点及优点将结合实施例，参照附图做进一步说明。
具体实施方式
47.应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
48.下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
49.需要说明，本发明实施例中所有方向性指示(诸如上、下、左、右、前、后
……
)仅用于解释在某一特定姿态(如附图所示)下各部件之间的相对位置关系、运动情况等，如果该特定姿态发生改变时，则该方向性指示也相应地随之改变。
50.另外，在本发明中涉及“第一”、“第二”等的描述仅用于描述目的，而不能理解为指示或暗示其相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。另外，各个实施例之间的技术方案可以相互结合，但是必须是以本领域普通技术人员能够实现为基础，当技术方案的结合出现相互矛盾或无法实现时应当认为这种技术方案的结合不存在，也不在本发明要求的保护范围之内。
51.参照图3，图3为本发明半导体器件的制造方法第一实施例的流程示意图。本发明提出半导体器件的制造方法的第一实施例。
52.在本实施方式中，半导体器件的制造方法，包括：
53.步骤s10：提供一半导体衬底。
54.需要说明的是，本实施方式中的制程主要目的在于在半导体衬底上形成较厚的隔离层，并在隔离层中设置连通隔离层两侧的线路。因此，本实施方式中的制程通常为半导体制程中的一部分制程。
55.参照图4，图4为本发明半导体衬底一实施方式的结构示意图。半导体衬底是指未完全制成的半导体器件。如图4所示，半导体衬底可以包括走线层10和/或半导体元件20。其中，走线层10可以包括基板和/或至少一层金属走线，半导体元件20可以为mim(金属绝缘体金属)电容器和mom(金属氧化物金属)电容器。当然，上述结构仅为示例，半导体衬底还可以为其他结构，本实施方式对此不加以限制。
56.步骤s20：在半导体衬底上形成隔离层。
57.在本实施方式中，先整个隔离层沉积在半导体衬底上，隔离层可以由一种材料组成，也可以由多层不同材料堆叠而成。其中，隔离层可选用的材料包括氮化硅薄膜、氧化薄膜和氮氧化硅薄膜等。通过将选用的薄膜材料在半导体衬底上进行沉积，从而形成隔离层。
58.步骤s30：在隔离层中形成凹槽。
59.参照图5，图5为本发明半导体器件制程中一阶段的结构示意图。图5所表示的结构
为经过步骤s30之后的半导体器件的结构示意图。如图5所示，凹槽40可以形成在隔离层30上的多个位置。由于凹槽40后续用于形成线路，因此隔离层30的位置可以位于半导体元件20上方，或者走线层10中金属走线上方。隔离层30的上表面为平整面，由于半导体衬底各区域的高度不同，因此凹槽40在不同位置的深度也不同。凹槽40的具体位置可以根据线路设计需求进行设置，本实施方式对此不加以限制。
60.在具体实现时，凹槽40的制程可以采用干法刻蚀进行，干法刻蚀是用等离子体进行薄膜刻蚀的技术。等离子体中的这些气体化学活性比常态下时要强很多，根据被刻蚀材料的不同，选择合适的气体，就可以更快地与材料进行反应，实现刻蚀去除的目的；另外，还可以利用电场对等离子体进行引导和加速，使其具备一定能量，当其轰击被刻蚀物的表面时，会将被刻蚀物材料的原子击出，从而达到利用物理上的能量转移来实现刻蚀的目的。通过对隔离层30进行曝光、显影、刻蚀，去除隔离层30中特定区域的材料，形成凹槽40。随着蚀刻深度的增加，刻蚀效果出现变化，因此凹槽40的侧壁呈现向中心倾斜的斜坡状。干法刻蚀相关的工艺已有成熟技术，本实施方式在此不再赘述。
61.步骤s40：在凹槽内形成保护层。
62.需要说明的是，由于隔离层的厚度较厚，在隔离层30中沉积金属线路时，容易出现沉积不完全，导致金属线路内部出现间隙的问题。因此为便于在隔离层30中沉积金属线路，需要对凹槽40进行拓宽。在本实施方式中，拓宽的方式同样采用干法刻蚀。但由于凹槽40内部已经被刻蚀过，直接进行二次刻蚀会导致凹槽40内部深度进一步加深，容易导致刻蚀过程中出现穿透至隔离层30下方的走线层10和/或半导体元件20的情况。因此需要在凹槽40内部设置保护层。
63.在具体实现时，步骤s40可以包括：在凹槽内及隔离层上沉积抗反射材料，形成抗反射层；对抗反射层进行蚀刻，使蚀刻后的抗反射层的顶面低于隔离层的顶面，形成保护层。
64.参照图6，图6为本发明半导体器件制程中另一阶段的结构示意图。图6所表示的结构为沉积抗反射材料之后的半导体器件的结构示意图。如图6所示，先将抗反射材料沉积在凹槽40内及隔离层30上，形成抗反射层50，这保证了抗反射材料能够完全填满凹槽40。抗反射材料具有吸收光刻反射光的特性，其主要成分可以为能交联的树脂、热致酸发生剂、表面活性剂以及溶剂。抗反射材料能够有效减少反射和诸如驻波等问题。
65.参照图7，图7为本发明半导体器件制程中又一阶段的结构示意图。图7所表示的结构为形成保护层之后的半导体器件的结构示意图。如图7所示，在利用刻蚀工艺对抗反射层进行去除后，仅在凹槽40内部保留一定高度的抗反射材料，形成保护层60。其中，隔离层30上位于不同位置的凹槽40内的保护层60的高度可以不同，具体可以根据需求进行设置，本实施方式对此不加以限制。
66.步骤s50：对凹槽的槽壁部分和保护层进行蚀刻，形成通孔，通孔贯穿隔离层，通孔的上部分的孔径大于下部分的孔径。
67.需要说明的是，在进行刻蚀时，对凹槽40的槽壁部分和保护层同时被蚀刻，由于两部分材料不同，刻蚀速度不同，通过控制刻蚀速度可以控制在保护层刻蚀完成后，凹槽40的拓宽深度。
68.参照图8，图8为本发明半导体器件制程中又一阶段的结构示意图。图8所表示的结
构为经过步骤s50之后的半导体器件的结构示意图。如图8所示，凹槽40上半部分的槽壁被拓宽，下半部分没有改变，因此上下部分之间形成了阶梯结构。
69.步骤s60：在通孔内沉积金属材料，形成金属线路。
70.参照图9，图9为本发明半导体器件制程中又一阶段的结构示意图。图9所表示的结构为经过步骤s60之后的半导体器件的结构示意图，如图9所示，金属线路70一端与隔离层30下方的走线层10或者半导体元件20连接，另一端暴露在隔离层30外，以与后续形成的线路连接。其中，金属材料可以为铜、锡等。
71.在具体实现时，步骤s70可以包括：通过物理气相沉积工艺在通孔内和隔离层上沉积金属材料，形成金属层；去除金属层高于隔离层的部分，并保留通孔内的金属层部分，形成金属线路。
72.可以理解的是，在向通孔内沉积金属材料时，为保证通孔内填满金属材料，沉积的金属材料通常会蔓延到通孔之外的区域，即金属层会覆盖第二隔离层。因此在金属材料沉积后，还需要去除除通孔之外的金属材料，仅保留位于通孔内的金属材料，形成金属线路70。其中，去除除通孔之外的金属材料的制程可以采用化学机械抛光工艺，该工艺已有成熟的技术，本实施方式在此不再赘述。
73.需要说明的是，凹槽40的纵横比大于5，以图8中的凹槽40为例，上半部分的纵横比和下半部分的纵横比均大于5。其中，纵横比是指凹槽的深度与宽度的比值。凹槽的纵横比会对沉积效果产生影响。具体的，若宽高比过小，容易导致凹槽内沉积的金属材料中存在间隙，进而影响金属线路70的导电性。因此，本实施方式将凹槽40纵横比均设计为大于5，保证凹槽内沉积金属材料后没有间隙。
74.另外，由于半导体元件20的存在，不同位置的凹槽深度并不相同，为便于在不同深度的凹槽内沉积金属线路7，对不同深度对应的开口宽度进行调整优化，使得不同位置的凹槽所对应的纵横比相同。
75.在本实施方式中，通过提供一半导体衬底；在半导体衬底上形成隔离层；在隔离层中形成凹槽；然后在凹槽内形成保护层；再对凹槽的槽壁部分和保护层进行蚀刻，形成通孔，通孔贯穿隔离层，通孔的上部分的孔径大于下部分的孔径；在通孔内沉积金属材料，形成金属线路；从而提高了较厚的隔离层的制程效率，同时由于隔离层内的金属线路为一次成型形成大马士革结构，避免了金属线路采用两次沉积而导致的较大的接触电阻。
76.参照图10，图10为本发明半导体器件的制造方法第二实施例的流程示意图。基于上述第一实施例，本发明提出半导体器件的制造方法的第二实施例。
77.在本实施方式中，步骤s30可以包括：
78.步骤s301：对隔离层中的预设位置进行蚀刻，直至蚀刻深度达到预设深度，形成凹槽，预设深度高于隔离层的底面。
79.参照图11，图11为本发明半导体器件制程中又一阶段的结构示意图。图11所表示的结构为沉积保护层之后的半导体器件的结构示意图，如图11所示，凹槽40的底部与走线层10和半导体元件20之间还保留有一部分第一隔离层30，该部分的第一隔离层30能够起到对走线层10和半导体元件20的保护作用，避免走线层10和半导体元件20被后续制程损伤。
80.作为一种示例，隔离层30可以采用包括氮化硅薄膜、氧化薄膜和氮氧化硅薄膜。故，步骤s20可以为：在半导体衬底上依次沉积氮化硅薄膜、氧化薄膜和氮氧化硅薄膜，形成
第一隔离层。
81.如图11所示，氮化硅薄膜31、氧化薄膜32和氮氧化硅薄膜33从下至上地设置在走线层10和半导体元件20上。基于此，可以将预设深度设置为氮化硅薄膜31的顶面。即，在刻蚀凹槽40时，当刻蚀深度达到氮化硅薄膜31的顶面时，停止刻蚀。
82.在本实施方式中，对凹槽40的槽壁部分和保护层进行蚀刻，形成通孔的制程可以包括：对凹槽周围的氮氧化硅薄膜和氧化薄膜进行蚀刻，并同时对凹槽内的保护层和保护层下方的氮化硅薄膜进行蚀刻，形成通孔，其中，凹槽内的刻蚀速度大于凹槽周围的刻蚀速度。
83.可以理解的是，在对凹槽40的槽壁部分进行蚀刻时，先需要对氮氧化硅薄膜33进行蚀刻，然后对氧化薄膜32进行蚀刻，而对凹槽40的槽壁部分的蚀刻和凹槽40内的保护层60的蚀刻时同时进行的。因此，需要对各部分材料的蚀刻速度进行调整，保证在凹槽内的保护层和保护层下方的氮化硅薄膜蚀刻完成后，凹槽的槽壁部分的拓展深度达到预设深度，从而形成阶梯。
84.需要说明的是，氮氧化硅薄膜33主要起保护作用，因此，在形成金属线路70之后，氮氧化硅薄膜53需要去除。具体的，第二氮氧化硅薄膜53可以与去除多余部分的金属层在同一制程中去除。该制程的步骤可以为：去除金属层高于隔离层的部分，包括：去除隔离层中的氮氧化硅薄膜及氮氧化硅薄膜以上的部分。
85.参照图12和图13，图12为本发明半导体器件制程中又一阶段的结构示意图，图13为本发明半导体器件制程中又一阶段的结构示意图，图12所表示的结构为沉积金属材料之后的半导体器件的结构示意图，图13所表示的结构为去除多余部分的金属材料之后的半导体器件的结构示意图。如图12所示，金属材料覆盖了第二氮氧化硅薄膜53上方，通过过量的沉积金属材料，保证了通孔内的金属材料不会存在间隙，提高了金属线路70的可靠性。如图13所示，氮氧化硅薄膜33连同其上方的金属材料被去除了，利用化学机械抛光工艺保证剩余的氧化薄膜32及金属线路70表层的平坦性，有利于后续制程进行。
86.在本实施方式中，在隔离层形成凹槽时，通过对隔离层中的预设位置进行蚀刻，直至蚀刻深度达到预设深度，形成凹槽，预设深度高于隔离层的底面；从而在凹槽的底部与走线层和半导体元件之间还保留有一部分隔离层，该部分的隔离层能够起到对走线层和半导体元件的保护作用，避免走线层和半导体元件被后续制程损伤。
87.此外，为实现上述目的，本发明还提出一种半导体器件，半导体器件利用如上述的制造方法制得。该制造方法的具体流程参照上述实施例，由于半导体器件可以采用上述所有实施例的技术方案，因此至少具有上述实施例的技术方案所带来的有益效果，在此不再一一赘述。
88.以上仅为本发明的优选实施例，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。